本发明专利技术涉及一种具有忆阻器特性的半导体器件及其实现多级存储的方法。所述半导体器件包括上电极和下电极，以及设置于所述上电极和下电极之间的存储介质层。本发明专利技术当具有忆阻器特性的半导体器件在高阻态和低阻态之间发生相互转变时，通过控制转变电压的大小可以得到不同的高阻态或低阻态电阻值，从而实现在每个存储单元中存储多位数据的多值存储，提高了具有忆阻器特性的半导体器件的存储容量，进而降低了具有忆阻器特性的半导体器件的制作成本。
【技术实现步骤摘要】
本专利技术涉及一种半导体器件及其实现多级存储的方法，尤其涉及一种，属于微电子技术以及存储器器件领域。
技术介绍
半导体存储器在微电子
占有非常重要的作用。存储器一般可分为挥发性和非挥发性两种。与挥发性存储器相比，非挥发性存储器其最大的优点在于在无电源供应时存储的数据仍能长时间保持下来，因此成为目前被大量使用和普遍认可的存储器类型。随着诸如手机、MP4以及笔记本电脑之类的便携式个人设备的逐渐流行，以及多媒体应用、移动通信等对大容量、低功耗存储的需要，非挥发性存储器在半导体行业中扮演越来越重要的角色。 忆阻器(记忆电阻)作为继电阻、电容和电感进入主流电子领域后的第四种基本无源电路元件，由于其像可变电阻那样，能够“记住”通过改变两端电压而改变的通过电流大小。因此该器件可以用作存储元件，当电流流向某个方向时“接通”，当电流流向相反方向时“关断”，从而实现“ I ”和“0”的存储。早在1971年，加州大学伯克利分校的电子工程教授蔡少堂就从电路理论上揭示了忆阻器的存在。直到2008年，美国惠普公司的研究人员R. S. Williams制作出了与蔡少堂教授所描述行为相同的忆阻器电路元件，并且证实了这种器件具有非挥发性的存储特性。对于一种具有非挥发性的存储器而言，提高存储容量对于存储器技术的发展来说显得非常重要。因此，如何提高存储容量成为当前研究的热点之一。一般而言，可以通过以下三种方法来提高存储容量，即减小器件的面积、3D集成、以及多级存储。随着半导体技术节点的不断缩小，器件面积的进一步缩小将会遇到越来越多的挑战。因此，只是简单的通过缩小器件面积来提高存储容量显得比较困难。对于3D堆垛集成而言，制作方面存在的很多技术问题依然需要进一步解决。与以上两种提高存储容量的方法相比，多级存储能够实现在一个存储单元中存储多个数据，因此提高了存储容量。另外，多级存储可以采用现有成熟的半导体技术。因此探索一种实现忆阻器多级存储的方法有益于提高忆阻器的存储容量。
技术实现思路
本专利技术针对探索一种实现忆阻器多级存储的方法有益于提高忆阻器的存储容量的需要，提供一种。 本专利技术解决上述技术问题的技术方案如下一种具有忆阻器特性的半导体器件包括上电极和下电极，以及设置于所述上电极和下电极之间的存储介质层。在上述技术方案的基础上，本专利技术还可以做如下改进。进一步，所述上电极和下电极为单层金属电极、双层金属复合电极或者导电金属化合物电极。进一步，所述单层金属电极材料为W、Cr、Al、Cu、Ni、Ag、Pt、Ru、Ti或者Ta ;所述双层金属复合电极材料为Pt/Ti、Cu/Au、Au/Cr或者Cu/Al ;所述导电金属化合物电极材料为 TiN, TaN, ITO 或者 IZO0进一步,所述上电极和下电极的厚度分别为IOnm至500nm,所述存储介质层的厚度为5nm至500nm。进一步，所述存储介质层由TiOx、ZrOx> HfOx> TaOx> ZnO> SrTiOx> SrZrO 和非晶娃中的任意一种材料构成。进一步，所述存储介质层由TiOx、ZrOx> HfOx> TaOx> ZnO> SrTiOx> SrZrO 和非晶娃材料中的任意一种材料经过掺杂改性后形成的材料构成。进一步，所述存储介质层由TiOx、ZrOx> Hf0x、Ta0x、Zn0、SrTi0x、SrZr0、非晶娃，以及上述材料的掺杂化合物中的任意两种或多种组成的双层以及多层构成。 本专利技术还提供一种解决上述技术问题的技术方案如下一种具有忆阻器特性的半导体器件实现多级存储的方法为当具有忆阻器特性的半导体器件在高阻态和低阻态之间发生相互转变时，通过控制转变电压的大小从而得到不同的高阻态或低阻态电阻值，进而实现在每个存储单元中存储多位数据的多值存储。进一步，当具有忆阻器特性的半导体器件由高阻态向低阻态转变时，通过采用不同大小的写电压对该器件进行操作，从而得到不同阻值的低阻态电阻，进而实现在每个存储单元中存储多位数据的多值存储。进一步，当具有忆阻器特性的半导体器件由低阻态向高阻态转变时，通过采用不同大小的擦除电压对该器件进行操作，从而得到不同阻值的高阻态电阻，进而实现在每个存储单元中存储多位数据的多值存储。本专利技术的有益效果是本专利技术当具有忆阻器特性的半导体器件在高阻态和低阻态之间发生相互转变时，通过控制转变电压的大小可以得到不同的高阻态或低阻态电阻值，从而实现在每个存储单元中存储多位数据的多值存储，提高了具有忆阻器特性的半导体器件的存储容量，进而降低了具有忆阻器特性的半导体器件的制作成本。附图说明图I为本专利技术实施例一具有忆阻器特性的半导体器件的结构示意 图2为本专利技术实施例二具有忆阻器特性的半导体器件的结构示意 图3为本专利技术实施例具有忆阻器特性的半导体器件的电流-电压特性曲线示意 图4为本专利技术实施例具有忆阻器特性的半导体器件采用不同大小写电压的电流-电压特性曲线示意 图5为本专利技术实施例具有忆阻器特性的半导体器件采用不同大小擦除电压的电流-电压特性曲线示意图。具体实施例方式为使本专利技术的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本专利技术进一步详细说明。在此提供的附图及其描述仅用于例示本专利技术的实施例。在各附图中的形状和尺寸仅用于示意性例示，并不严格反映实际形状和尺寸比例。在本专利技术实施例图示中，均以矩形表示，图中的表示是示意性的，而不是用于限制本专利技术的范围。图I为本专利技术实施例一具有忆阻器特性的半导体器件的结构示意图。如图I所示，在本实施例中，具有忆阻器特性的半导体器件包括衬底100 ;设置于衬底100上的下电极101 ;设置于下电极101上的存储介质层102 ;以及设置于存储介质层102上的上电极103。图2为本专利技术实施例二具有忆阻器特性的半导体器件的结构示意图。如图2所示，所述存储介质层102由第一存储介质层102a和第二存储介质层102b构成。所述衬底100 —般由二氧化硅、掺杂二氧化硅或者其他材料制成。所述下电极101和所述上电极103材料包括W、Cr、Al、Cu、Ni、Ag、Pt、Ru、Ti、Ta等单层金属电极，Pt/Ti、Cu/Au、Au/Cr、Cu/Al等双层金属复合电极,也包括TiN、TaN、ITO、、IZO等导电金属化合物或者其它的导电电极材料。所述下电极101和所述上电极103的厚度分别为IOnm至500nm。可以理解，所述下电极101和上电极103的厚度可以相同，也可以不同，只要在IOnm至500nm之间即可。所述下电极101和所述上电极103可以采用化学汽相淀积、电子束蒸发、溅射、原子层淀积、热蒸发等工艺形成。所述存储介质层102 可以由 TiOx、ZrOx> Hf0x、Ta0x、Zn0、SrTi0x、SrZr0、非晶娃等材料中的任意一种材料构成，也可以由以上任意一种材料经过掺杂改性后形成的材料构成。所述第一存储介质层102a和第二存储介质层102b均可以由TiOx、ZrOx> HfOx>TaOx, ZnO、SrTiOx, SrZrO、非晶硅等材料，以及上述材料的掺杂化合物构成。所述存储介质层102的厚度为5nm至500nm。所述存储介质层102可以采用化本文档来自技高网...
【技术保护点】
一种具有忆阻器特性的半导体器件，其特征在于，所述半导体器件包括上电极和下电极，以及设置于所述上电极和下电极之间的存储介质层。
【技术特征摘要】
【专利技术属性】
技术研发人员：刘明，李颖弢，龙世兵，刘琦，吕杭炳，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。