支持高擦写次数的FLASH存储器电路制造技术

本实用新型专利技术涉及一种支持高擦写次数的FLASH存储器电路，其包括闪存单元和读写控制扩展电路单元，读写控制扩展电路单元包括写入控制电路、读出控制电路和长度寄存器，长度寄存器分别连接写入控制电路和读出控制电路，闪存单元通过写入控制电路连接外部写操作信号，并通过读出控制电路连接外部读操作信号。采用该种结构的使得该FLASH存储器电路，进行写操作时，首先读取长度寄存器中的块长度，再对存储页进行以块长度为间隔的扫描，判断每一块的数据标识，将数据写入未曾写入数据的块，若所有的块都已写入，则进行擦除后再行写入，以此提升存储页的利用率，提高擦写次数，提供一种结构简单，成本低廉，且应用范围广泛的支持高擦写次数的FLASH存储器电路。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及存储器
，特别涉及FLASH存储器领域，具体是指ー种支持高擦写次数的FLASH存储器电路。
技术介绍
半导体存储器可分为挥发性存储器和非挥发性存储器两类，前者在掉电后会失去记忆的数据，后者即使在切断电源也可以保持数据。挥发性存储器又可分为DRAM(动态随机存储器)和SRAM (静态随机存储器)。而ROM则是非挥发性存储器，ROM在类型上根据用户是否可以写入数据而分为两类，一类是用户可以写入的R0M，另ー类是制造商在加工过程中写入的，称为MASK ROM。在用户可以写入的ROM中按写入方式分为OTP ROM (One Time Programmable ROM, 一次编程只读存储器)、EPROM (Erasable Programmable ROM,可擦写编程只读存储器)、EEPROM(Electrically Erasable Programmable ROM电子可擦写只读存储器)、FLASH memory (闪存)和 FRAM(Ferroelectric RAM，铁电随机存储器)等。FLASH是1980年代开发出来的一种存储器技术，它具有集成度高、写入时间短等优点，但缺点是写入新数据前需进行擦除操作，并且擦除时间较长(数十个ms)，另外FLASH的擦写次数相比EEPROM和FRAM等同类型存储器来说不够高。FLASH、EEPR0M和FRAM的重写次数对比如下表所示 存储器类型f FLASH Γ EEPROM 「FRAM重写次数IO4 I。5 IO5 I。6 IO10 IO12表I三种主流非挥发性存储器的重写次数对比注上表中所示的重写次数，仅表示业界エ艺技术的大致范围。不同的エ艺开发商由于エ艺技术的不同，所达到的重写次数指标也不尽相同，也可能会超出上表中所列的数字。对于FLASH存储器，由于写入新数据前需进行擦除操作，因此重写次数即等于擦写次数。FLASH共有3种操作擦除、写和读。擦除操作把所有位擦除为“ 1”，写操作可以把某一位从“ I”写为“0”，但不能从“O”写为“ I”。FLASH 一般划分为若干页，擦除操作的最小単位是页(不同代エ厂的术语可能有所不同)，读写操作的最小单位是字节。不同代エ厂提供的FLASH IP闪存单元每页的字节数可能各不相同，从几十到几百不等，但一般都等于2的整数次方。由于FLASH本身的重写次数不够高，因此不适用于需要频繁更新数据的场合，一般用来存储程序或无需频繁更新的数据。在需要频繁更新数据的场合，以选用EEPROM居多。因此FLASH存储器由于其重写次数的制约，使其应用范围较为有限。在现有技术中，也有通过软件编程技术扩展FLASH擦写次数的方法，但此技术增加了软件开发的复杂度，并且，当程序长度受限时，此方法就难以适用。
技术实现思路
本技术的目的是克服了上述现有技术中的缺点，提供无需采用软件编程技术，仅通过硬件的控制电路实现对于FLASH存储器读写的控制，从而提高FLASH存储器擦写次数，且结构简单，成本低廉，应用范围广泛的ー种支持高擦写次数的FLASH存储器电路。为了实现上述的目的，本技术的支持高擦写次数的FLASH存储器电路具有如下构成该支持高擦写次数的FLASH存储器电路，包括闪存单元和读写控制扩展电路单元，所述的闪存单元通过所述的读写控制扩展电路连接外部读写操作信号。该支持高擦写次数的FLASH存储器电路中，所述的读写控制扩展电路単元包括写入控制电路、读出控制电路和长度寄存器，所述的长度寄存器分别连接所述的写入控制电路和读出控制电路，所述的闪存单元通过所述的写入控制电路连接外部写操作信号，所述的闪存单元通过所述的读出控制电路连接外部读操作信号。该支持高擦写次数的FLASH存储器电路中，所述的FLASH存储器电路还包括外部扩展电路单元，所述的外部扩展电路单元连接于所述的读写控制扩展电路単元。该支持高擦写次数的FLASH存储器电路中，所述的外部扩展电路单元为嵌入式闪存控制电路。该支持高擦写次数的FLASH存储器电路中，所述的嵌入式闪存控制电路为单片机闪存控制电路。该支持高擦写次数的FLASH存储器电路中，所述的闪存单元包括多个FLASH存储页，每个闪存页均包括多个FLASH存储块，各闪存页均连接所述的读写控制扩展电路単元。采用了该技术的支持高擦写次数的FLASH存储器电路，由于其包括闪存单元和读写控制扩展电路单元，所述的读写控制扩展电路単元包括写入控制电路、读出控制电路和长度寄存器，所述的长度寄存器分别连接所述的写入控制电路和读出控制电路，所述的闪存单元通过所述的写入控制电路连接外部写操作信号，所述的闪存单元通过所述的读出控制电路连接外部读操作信号，使得该FLASH存储器电路在接收到外部写操作吋，能够首先根据长度寄存器中记录的数字，得到块长度，再对FLASH存储页进行以所述的块长度为间隔的扫描，读取并判断每ー块的数据标识，并将数据写入未曾写入数据的块，如果某页内所有的块都已写入数据，则启动对该页的擦除操作，擦除完成后再进行写入操作，从而提升闪存单元中内每ー FLASH存储页的利用率，从而有效提高擦写次数，以此提供一种结构简单，成本低廉，且应用范围广泛的ー种支持高擦写次数的FLASH存储器电路。附图说明图I为本技术的支持高擦写次数的FLASH存储器电路的结构示意图。图2为本技术的支持高擦写次数的FLASH存储器电路中的读写控制扩展电路单元的结构示意图。图3为本技术的支持高擦写次数的FLASH存储器电路中的闪存单元的结构示意图。图4为本技术的支持高擦写次数的FLASH存储器电路中的闪存单元中的闪存块的数据结构图。具体实施方式为了能够更清楚地理解本技术的
技术实现思路
，特举以下实施例详细说明。请參阅图I所示，为本技术的支持高擦写次数的FLASH存储器电路的结构示意图。在一种实施方式中，该支持高擦写次数的FLASH存储器电路包括闪存单元和读写控制扩展电路単元，所述的闪存单元通过所述的读写控制扩展电路连接外部读写操作信号。其中，所述的读写控制扩展电路単元，如图2所示，包括写入控制电路、读出控制电路和长度寄存器，所述的长度寄存器分别连接所述的写入控制电路和读出控制电路，所述的闪存单元通过所述的写入控制电路连接外部写操作信号，所述的闪存单元通过所述的读出控制电路连接外部读操作信号。在一种优选的实施方式中，如图3所示，所述的闪存单元包括多个FLASH存储页，每个闪存页均包括多个FLASH存储块，各闪存页均连接所述的读写控制扩展电路単元。在一种更优选的实施方式中，所述的FLASH存储器电路还包括外部扩展电路单元，所述的外部扩展电路单元连接于所述的读写控制扩展电路単元。该外部扩展电路单元为嵌入式闪存控制电路。所述的嵌入式闪存控制电路可以为单片机闪存控制电路。在实际应用中，本技术的FLASH存储器电路的总体结构图如图I所示。其中，FLASHIP—般由代エ厂提供，包含FLASH単元和读写电路；读写控制扩展电路位于FLASH IP的外围，用于扩展FLASH的擦写次数，是本技术的主要部分；其它电路(可选)位于读写控制扩展电路的外国，即本技术所述的FLASH电路不仅可用于纯FLASH存储电路，也可用于嵌入式FLASH本文档来自技高网...

【技术保护点】
一种支持高擦写次数的FLASH存储器电路，其特征在于，所述的FLASH存储器电路包括闪存单元和读写控制扩展电路单元，所述的闪存单元通过所述的读写控制扩展电路连接外部读写操作信号。

【技术特征摘要】
1.一种支持高擦写次数的FLASH存储器电路，其特征在于，所述的FLASH存储器电路包括闪存单元和读写控制扩展电路单元，所述的闪存单元通过所述的读写控制扩展电路连接外部读写操作信号。2.根据权利要求I所述的支持高擦写次数的FLASH存储器电路，其特征在于，所述的读写控制扩展电路单元包括写入控制电路、读出控制电路和长度寄存器，所述的长度寄存器分别连接所述的写入控制电路和读出控制电路，所述的闪存单元通过所述的写入控制电路连接外部写操作信号，所述的闪存单元通过所述的读出控制电路连接外部读操作信号。3.根据权利要求I所述的支持高擦写次数的FLASH存储器电路，其...

【专利技术属性】
技术研发人员：邱丹，陈长华，赵海，高庆，顾宇飞，
申请(专利权)人：无锡华润矽科微电子有限公司，
类型：实用新型
国别省市：