半导体存储装置以及解码方法制造方法及图纸

本发明专利技术提供一种半导体存储装置以及解码方法，存储卡通过使用基于八个阈值电压分布的概率的反复计算对存储在一个存储单元中的、作为读取单位的页不同的3位数据进行解码。存储卡具有：字线控制部(21)，其进行如下控制：选择包括用于硬位读取的七个基准电压以及用于软位读取的多个中间电压的七组电压组中、属于读取页的1位数据的读取所需的电压组，将所选择的上述电压组的电压作为读取电压施加到上述存储单元；对数似然比表存储部；以及解码器，其使用对数似然比对读取到的数据进行解码。

【技术实现步骤摘要】

本专利技术的实施方式涉及ー种通过基于概率的反复计算进行解码的半导体存储装置以及通过基于概率的反复计算进行解码的解码方法。
技术介绍
在通信领域、广播领域以及半导体存储器等存储领域中，进行着与使用数字数据的纠错码进行编码和解码有关的开发。纠错码能够大致分为代数系的硬判断解码码以及通过基于概率的反复计算的软判断解码码。在硬判断解码中，在与注入到存储单元的电荷蓄积层的电荷量对应的阈值电压被施加到字线的情况下，读取所谓硬位数据。但是，根据制造存储单元时的偏差或者电荷蓄积后的状况等，即使存储相同数据也按照每个存储单元不同而阈值电压不同。即，在存储了相同数据的多个存储単元的阈值电压中存在预定的分布。并且，通过阈值电压分布的峰值中央附近的电压读取到的数据的可靠性较高，通过各个阈值电压分布的上限附近或者下限附近的电压读取到的数据的可靠性较低。在软判断解码中，根据施加硬位读取电压的上下的中间电压而读取到的软位读取数据，通过基于概率的反复计算进行解码。属于软判断解码码的低密度奇偶校验码(Low Density Parity Check codes,下面称为“LDPC码”)受到关注。LDPC码是R.G. Gallager在1963年最初提出的。之后，报告了在LDPC码中随着码长度变长而临近作为码性能的理论界限的香浓(shannon)界限的良好的性能。在此，在具有NAND型半导体存储部的半导体存储装置中，在一个存储単元中存储多个位的数据的、所谓多值存储化有助于半导体存储装置的高密度化。
技术实现思路
本专利技术的实施方式提供ー种解码处理速度快的半导体存储装置以及处理速度快的解码方法。本专利技术的ー个方式的半导体存储装置，在通过使用基于2N个阈值电压分布的概率的反复计算，对存储在ー个存储单元中的、作为读取单位的页不同的N(N是2以上的自然数)位的数据进行解码时，具有字线控制部，其进行如下控制选择(2N-1)组电压组中、属于读取页的I位数据的读取所需的电压组，将所选择的上述电压组的电压作为读取电压施加到存储单元，所述(2N_1)组电压组包括用于硬位读取的(2N-1)个基准电压的各个以及用于软位读取的、包括低于各个基准电压的电压以及高于各个基准电压的电压的多个中间电压；对数似然比表存储部，其存储基于各个读取电压的对数似然比；以及解码器，其使用存储在对数似然比表存储部中的与读取电压对应的对数似然比，对使用由字线控制部施加的读取电压读取到的数据进行解码。另外，本专利技术的其它一个方式的解码方法，在通过使用基于2Nf阈值电压分布的概率的反复计算，对存储在半导体存储装置的一个存储单元中的、作为读取单位的页不同的N(N是2以上的自然数)位的数据进行解码时，具有以下工序电压施加工序，选择(2N-1)组电压组中、属于读取页的I位数据的读取所需的电压组，将所选择的上述电压组的电压作为读取电压施加到存储单元，所述(2n-1)组电压组包括用于硬位读取的(2n-1)个基准电压的各个以及用于软位读取的、包括低于各个基准电压的电压以及高于各个基准电压的电压的多个中间电压；以及解码工序，使用存储在对数似然比表存储部中的对数似然比，对使用由字线控制部施加的读取电压读取到的数据进行解码，上述对数似然比表存储部存储基于各个读取电压的对数似然比。根据本专利技术的实施方式，能够提供一种解码处理速度快的半导体存储装置以及处理速度快的解码方法。附图说明图I是表示第一实施方式的存储卡的概要结构的结构图。图2是表示第一实施方式的存储卡的概要结构的结构图。图3是表示用于说明比较例的软判断解码的阈值电压分布、存储数据以及对数似然比表之间的关系的说明图。图4是表示用于说明第一实施方式的存储卡的软判断解码的阈值电压分布、存储数据以及对数似然比表之间的关系的说明图。图5是说明第一实施方式的存储卡的软判断解码的流程图。图6是表示用于说明第二实施方式的存储卡的软判断解码的阈值电压分布、存储数据以及对数似然比表之间的关系的说明图。图7是表示用于说明第三实施方式的存储卡的软判断解码的阈值电压分布、存储数据以及对数似然比表之间的关系的说明图。图8是表示用于说明第四实施方式的存储卡的软判断解码的阈值电压分布、存储数据以及对数似然比表之间的关系的说明图。 附图标记 5存储系统13D存储单元13E字线15ECC 17总线21字线控制部具体实施例方式<第一实施方式>下面，参照附图说明本专利技术的第一实施方式的。如图I所示，作为本实施方式的半导体存储装置的存储卡3是存储从个人计算机或者数码相机等主机4接收的数据而将所存储的数据发送给主机4的存储介质。 存储卡3例如也可以与主机4 一起构成作为便携式音乐播放器的MP3播放器等存储系统5。存储卡3具有半导体存储部(以下还简称为“存储部”)13以及具备解码器I的存储控制器2。存储部13由NAND型闪存构成，具有作为单位単元的多个存储単元13D通过使用于写入的位线(未图示)以及使用于读取的字线13E等相连接的结构。以包括多个位数据的页单位进行写入以及读取。字线13E与字线控制部21相连接。本实施方式的存储卡3的存储单元13D是在ー个存储单元中能够存储N位(N是2以上的自然数)的数据的多值存储単元。并且，存储控制器2具有通过总线17进行连接的、ROM 10、CPU芯11、RAM 18、主机I/F(接ロ)14、错误检测校正部(以下称为“ECC部”)15以及NAND I/F(接ロ)16。存储控制器2使用CPU芯11，通过主机I/F 14与主机4之间进行数据发送和接收，通过NAND I/F 16与存储器13之间进行数据发送和接收。另外，存储控制器2使用通过CPU芯11执行的FW(Firmware :固件)来实现存储部13的地址管理。另外，与从主机4的命令输入相应的存储卡3整体的控制也使用FW来执行。在ROM 10中保存有存储卡3的控制程序等，在RAM 18中存储有地址管理所需的地址转换表等。ECC部15具有编码器12和解码器1，上述编码器12在存储数据时生成并赋予包含LDPC码的纠错码，解码器I在读取数据时对读取到的编码数据进行解码。编码以及解码以包括多个位数据的ECC帧单位来进行。此外，作为写入和读取单位的页包括多个ECC帧。本实施方式的解码器I的ECC部15使用通过基于概率的反复计算进行软判断解码的纠错码即LDPC码。另外，如图2所示，存储卡3具有字线控制部21，其进行如下控制通过字线13E对存储単元13D施加后述的预定电压组的电压；对数似然比表存储部22，其存储基于读取电压(阈值电压)的对数似然比表；以及解码器1，其使用对数似然比进行软判断解码。在硬判断解码中，使用赋予到ECC帧的奇偶来进行运算。与此相対，在使用LDPC码进行编码而得到的数据的解码中，从基于通过预定的读取电压读取到的阈值电压的数据，根据对数似然比表来算出表示0或者I的硬位(HB)以及表示HB的概率的对数似然比(LLR)。并且，根据LLR，以ECC帧单位，通过基于概率的反复计算进行软判断解码而进行纠错处理。(比较例的解码)在此，为了与实施方式进行比较，使用图3来说明在ー个存储单元中存储3位的数据的半导体存储装置(N= 3)中的比较例的解码。此外，在图3等中上段表示阈值电压分布的示意图，横轴表示电本文档来自技高网...

【技术保护点】

【技术特征摘要】
2011.03.02 JP 2011-0454771.一种半导体存储装置，通过使用基于2ΝΑ阈值电压分布的概率的反复计算对存储在一个存储单元的、作为读取单位的页不同的N位的数据进行解码，其中上述N是2以上的自然数，其特征在于，具有 字线控制部，其进行如下控制选择(2N-1)组电压组中、属于读取页的I位数据的读取所需的上述电压组，将所选择的上述电压组的电压作为读取电压施加到上述存储单元，上述(2N-1)组电压 组包括用于硬位读取的(2N-1)个基准电压的各个；以及用于软位读取的、包括低于各个上述基准电压的电压以及高于各个上述基准电压的电压的多个中间电压； 对数似然比表存储部，其存储基于各个上述读取电压的对数似然比；以及 解码器，其使用存储在上述对数似然比表存储部中的与上述读取电压对应的上述对数似然比，对通过由上述字线控制部施加的上述读取电压读取到的数据进行解码。2.根据权利要求I所述的半导体存储装置，其特征在于， 以使存储在上述一个存储单元中的N个上述I位数据的错误发生率平均化的方式设定上述读取电压。3.根据权利要求2所述的半导体存储装置，其特征在于， 使存储在上述一个存储单元中的N个的、各个上述I位数据的解码所需的上述电压组的组数平均化。4.根据权利要求3所述的半导体存储装置，其特征在于， 将包括在上述一个存储单元中最初存储的第一位数据、接着存储的第二位数据以及最后存储的第三位数据的3位的上述数据以I位数据单位进行解码， 上述字线控制部进行如下控制在上述第一位数据的上述解码中将两组上述电压组的电压作为上述读取电压施加到上述存储单元，在上述第二位数据的上述解码中将三组上述电压组的电压作为上述读取电压施加到上述存储单元，在上述第三位数据的上述解码中将两组上述电压组的电压作为上述读取电压施加到上述存储单元。5.根据权利要求3所述的半导体存储装置，其特征在于， 将包括在上述一个存储单元中最初存储的第一位数据、接着存储的第二位数据以及最后存储的第三位数据的3位的上述数据以I位数据单位进行解码， 上述字线控制部进行如下控制在上述第一位数据的上述解码中施加两组上述电压组的电压，在上述第二位数据的上述解码中施加两组上述电压组的电压，在上述第三位数据的上述解码中施加三组上述电压组的电压。6.根据权利要求5所述的半导体存储装置，其特征在于， 将上述(2N-1)个基准电压设定成使N个上述I位数据的上述错误发生率平均化。7.根据权利要求6所述的半导体存储装置，其特征在于， 将上述中间电压设定成使N个上述I位数据的上述错误发生率平均化。8.根据权利要求7所述的半导体存储装置，其特征在于， 上述一组电压组包括上述基准电压、低于上述基准电压的两个中间电压以及高于上述基准电压的两个中间电压。9.根据权利要求8所述的半导体存储装置，其特征在于， 上述解码是使用了 LDPC码的解码，上述存储单元是NAND型闪存单元， 存储在上述一个存储単元中的N个上述I位数据的作为读取単位的页不同。10.一种解码方法，通过使用基于2N个阈值电压分布的概率的反复计算，按照每个上述页，对存储在半导体存储装置的一个存储单元中的、作为读取单位的页不同的N位的数据进行解码，其中上述N是2以上的自然数，其特征在于，具有以下エ序 电压施加工序，选择(2N-1)组电压组中、上述N位中的属于读取对象的上述页的I位数据的读取所需的上述电压组，将所选择的上述电压组的电压作为读取电压施加到上述存储单元，所述(2N-1)组电压组包括用于硬位读取的(2N-1)个基准电压的各个以及用于软位读取的、包括低于各个上述基准电压的电压以及高于各个上述基准电压的电压的多个中间...

【专利技术属性】
技术研发人员：樱田健次，内川浩典，
申请(专利权)人：樱田健次，内川浩典，
类型：发明
国别省市：