一种肖特基势垒二极管整流器件制造技术

本实用新型专利技术公开一种肖特基势垒二极管整流器件，该器件的有源区由若干肖特基势垒二极管单胞并联构成；硅片上部与所述上金属层连接的第一导电类型轻掺杂的单晶硅外延层，位于外延层上部并开口于所述外延层上表面的沟槽，相邻沟槽之间外延层区域形成的凸台，下金属层与所述衬底之间形成欧姆接触；上金属层与所述第一导电多晶硅区和第二导电多晶硅区的上表面连接形成欧姆接触；上金属层与所述凸台上表面连接形成肖特基势垒接触；第一导电多晶硅区的下底面深度大于所述第二导电多晶硅区的下底面深度；第一隔离氧化层的厚度大于所述第二隔离氧化层的厚度。本实用新型专利技术器件反向电压阻断能力显著增强，缝隙填充能力得到改善，从而为器件结构设计提供更多灵活型，并加强了器件可靠性。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及整流器件及其制造方法，特别涉及一种肖特基势垒二极管整流器件。
技术介绍
整流器件作为交流到直流的转换器件，要求单向导通特性，即正向导通时开启电压低，导通电阻小，而反向偏置时阻断电压高，反向漏电小。肖特基势垒二极管作为整流器 件已经在电源应用领域使用了数十年。相对于PN结二极管而言，肖特基势垒二极管具有正向开启电压低和开关速度快的优点，这使其非常适合应用于开关电源以及高频场合。肖特基势垒二极管是利用金属与半导体接触形成的金属一半导体结原理制作的。传统的平面型肖特基势垒二极管器件通常由位于下方的高掺杂浓度的N +衬底和位于上方的低掺杂浓度的N —外延生长层构成，高掺杂浓度的N +衬底底面沉积下金属层形成欧姆接触，构成肖特基势垒二极管的阴极；低掺杂浓度的N—外延生长层顶面沉积上金属层形成肖特基势垒接触，构成肖特基势垒二极管的阳极。金属与N型单晶硅的功函数差形成势垒，该势垒的高低决定了肖特基势垒二极管的特性，较低的势垒可以减小正向导通开启电压，但是会使反向漏电增大，反向阻断电压降低；反之，较高的势垒会增大正向导通开启电压，同时使反向漏电减小，反向阻断能力增强。然而，与PN结二极管相比，传统的平面型肖特基势垒二极管总体来说反向漏电大，反向阻断电压低。针对上述问题，沟槽式肖特基势垒二极管整流器件被技术出来，其具有低正向导通开启电压的同时，克服了上述平面型肖特基二极管的缺点。沟槽式肖特基势垒二极管的显著特点是在N-外延层中存在若干垂直于硅片表面、延伸入N-外延层中的沟槽，覆盖在沟槽表面的氧化层，以及填充其中的导电材料。美国专利US 5，365，102披露了一种沟槽式肖特基势垒二极管整流器件及制造方法，其中一实施例的器件结构如图I所示(图I相当于美国专利的图6F)。从该图中可以看出，制作器件的硅片由高掺杂的N+衬底201和较低掺杂的N —外延层202构成，一系列沟槽203制备于N —外延层202中，沟槽203之间为N型单晶硅凸台结构204，沟槽203侧壁生长有二氧化硅层205，阳极金属层206覆盖在整个结构的上表面，并与单晶硅凸台结构204的顶面接触形成肖特基接触；在N+衬底201底面沉积有阴极金属层207。在IEEE文章The TrenchMOS Barrier Schottky (TMBS) Rectifier 中，作者M. Mehrotra和 B. J. Baliga对该种沟槽式肖特基势垒二极管整流器件做了计算分析。器件结构和电场强度分布曲线如图2所示(图2a、2b相当于IEEE文章的图I和图3)，图2 (a)为器件结构，图2 (b)显示不同沟槽深度对应的电场强度曲线；针对不同的沟槽深度，器件反向偏置时候的电场强度分布曲线被计算出来。电场强度曲线所包围的面积对应器件的反向电压阻断能力。由于沟槽结构的存在，器件反向偏置时电场分布发生变化，在沟槽底部达到最强，到达肖特基势垒界面的电场强度降低，从而增强了该器件的电压反向阻断能力，减小了反向漏电流。除了沟槽深度，氧化层厚度也可以调制器件反向偏置时候的电场分布。然而，现有技术结构所暴露出的主要问题是器件反向电压阻断能力提升有限。如图2中电场强度曲线所示，随沟槽深度变化，电场强度峰值位置随之变化，但是电场强度曲线所包围面积变化不显著，即器件反向电压阻断能力无显著改变。另外，沟槽内填充的金属与上金属层相同，当沟槽宽度较窄时，由于上金属层材料的缝隙填充能力不好，有可能留下空洞，影响器件的可靠性。 为此，如何克服上述不足，并进一步优化肖特基势垒二极管整流器件性能和提高器件可靠性是本技术研究的课题。
技术实现思路
本技术目的是提供一种肖特基势垒二极管整流器件，其反向电压阻断能力得到进一步提高，且增强了器件的可靠性。为达到上述目的，本技术采用的技术方案是一种肖特基势垒二极管整流器件，该器件的有源区由若干肖特基势垒二极管单胞并联构成；在截面上，每个单胞包括硅片，位于所述硅片背面的下金属层，位于所述硅片正面的上金属层，所述硅片下部与所述下金属层连接的第一导电类型重掺杂的单晶硅衬底，所述硅片上部与所述上金属层连接的第一导电类型轻掺杂的单晶硅外延层，位于所述外延层上部并开口于所述外延层上表面的沟槽，相邻沟槽之间外延层区域形成的凸台，位于所述沟槽中部的第一导电类型重掺杂的第一导电多晶硅区，位于所述沟槽内部第一导电多晶硅区两侧的第一导电类型重掺杂的第二导电多晶硅区，所述第一导电多晶硅区与所述外延层之间的第一隔离氧化层，所述第二导电多晶硅区与所述外延层和所述第一导电多晶硅区之间的第二隔离氧化层。所述下金属层与所述衬底之间形成欧姆接触；所述上金属层与所述第一导电多晶硅区和第二导电多晶硅区的上表面连接形成欧姆接触；所述上金属层与所述凸台上表面连接形成肖特基势垒接触；所述第一导电多晶硅区的下底面深度dl大于所述第二导电多晶硅区的下底面深度d2 ;所述第一隔离氧化层的厚度tl大于所述第二隔离氧化层的厚度t2。I、作为优选方案，所述第一导电多晶硅区下底面深度dl是所述第二导电多晶硅区下底面深度d2的I. I倍至3倍。2、作为优选方案，所述第一隔离氧化层厚度tl是所述第二隔离氧化层厚度t2的I. I倍至10倍。由于上述技术方案运用，本技术与现有技术相比具有下列优点和效果如图4所示，与现有技术器件结构(图4左侧)相比，本技术器件(图4右侧)通过器件结构及制造过程的改变，引入由第二导电多晶硅区和第二隔离氧化层构成的第二级沟槽结构；使凸台中的电场强度在第二级沟槽结构底部出现第二个峰值，从而扩大了电场强度曲线包围的面积，扩大部分即为图中十字线阴影区域；因此，本技术器件反向电压阻断能力，即斜线阴影与十字线阴影区域面积之和，与现有技术——斜线阴影区域面积——相比，有显著增强，提升了器件性能。另外，用导电多晶硅代替金属，填入沟槽中，与金属材料相比，导电多晶硅有更强的缝隙填充能力，为器件结构设计提供更多灵活型，并加强了器件可靠性。附图说明附图I为现有技术美国专利US 5，365，102器件截面示意图；附图2 为现有技术 IEEE 文章 The Trench MOS Barrier Schottky Rectifier 中器件结构与电场强度分布图；附图3为本技术实施例器件截面示意图；附图4为本技术实施例器件结构和电场强度分布与现有技术器件结构和电场分布对比图；附图5A-5D为本技术实施例的器件制造方法流程图。以上附图中，I、肖特基势垒二极管单胞；2、硅片；3、下金属层；4、上金属层；5、衬底；6、外延层；7、沟槽；8、凸台；9、第一导电多晶娃区；10、第二导电多晶娃区；11、第一隔 离氧化层；12、第二隔离氧化层。201、N+衬底；202、N-外延层；203、沟槽；204、凸台结构；205、二氧化娃层；206、阳极金属层；207、阴极金属层。具体实施方式以下结合附图及实施例对本技术作进一步描述实施例一种肖特基势垒二极管整流器件，如图3所示，该器件的有源区由若干肖特基势垒二极管单胞I)并联构成；在截面上，每个单胞I包括硅片2，位于所述硅片2背面的下金属层3，位于所述硅片2正面的上金属层4，所述硅片2下部与所述下金属层3连接的第一导电类型重掺杂的单晶硅衬底5，本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：刘伟，王凡，
申请(专利权)人：苏州硅能半导体科技股份有限公司，
类型：实用新型
国别省市：