电压调节器制造技术

本发明专利技术通过采取用差分放大电路检测流过感测晶体管的感测电流的结构，在输入输出电压差较小、输出电流较多的状态下，即使输出电压没有下降也能够施加过电流保护。另外，能够获得完美的折形特性。从而提供在输入输出电压差较小时，也能够在输出电流较多的状态下不等输出电压的下降就施加过电流保护的电压调节器。

【技术实现步骤摘要】

本专利技术涉及电压调节器的过电流保护电路。
技术介绍
针对现有的电压调节器进行说明。图3是示出现有的电压调节器的电路图。现有的电压调节器， 由基准电压电路101、差分放大电路102、作为输出晶体管的PMOS晶体管105、过电流保护电路361、电阻107、108、接地端子100、输出端子121以及电源端子150构成。过电流保护电路361由NMOS晶体管132、133、138、作为感测晶体管(sensetransistor)的 PMOS 晶体管 131、以及 PMOS 晶体管 134、135、136、137 构成。差分放大电路102的反相输入(反転入力)端子与基准电压电路101连接、同相输入(非反転入力)端子与电阻107和108的连接点连接。PMOS晶体管131的栅极与差分放大电路102的输出端子连接、源极与电源端子150连接。NMOS晶体管132的栅极及漏极与PMOS晶体管131的漏极连接、源极与接地端子100连接。NMOS晶体管133的栅极与NMOS晶体管132的栅极连接、源极与接地端子100连接。PMOS晶体管134的源极与电源端子150连接、栅极及漏极与NMOS晶体管133的漏极连接。PMOS晶体管135的栅极与PMOS晶体管134的栅极连接、漏极与差分放大电路102的输出端子连接、源极与电源端子150连接。NMOS晶体管138的栅极与NMOS晶体管132的栅极连接、源极与输出端子121连接。PMOS晶体管136的栅极及漏极与NMOS晶体管138的漏极连接、源极与电源端子150连接。PMOS晶体管137的栅极与PMOS晶体管136的栅极连接、漏极与差分放大电路102的输出端子连接、源极与电源端子150连接。PMOS晶体管105的栅极与差分放大电路102的输出端子连接、源极与电源端子150连接、漏极与输出端子121连接。电阻107及电阻108连接在输出端子121与接地端子100之间(例如，参照专利文献I)。现有的电压调节器如以下那样进行动作，保护电路免受过电流。若电压调节器的输出端子和接地端子出现短路那样的情况，则输出电流Iout增加。若输出电流Iout增加，则流入感测晶体管131的电流变多，流入NMOS晶体管132的电流也变多。流入与NMOS晶体管132电流反射镜(current mirror)连接的NMOS晶体管133的电流也变多,流入PMOS晶体管134的电流也变多。与PMOS晶体管134电流反射镜连接的PMOS晶体管135的导通电阻变小，输出晶体管105的栅极/源极间电压变低，输出晶体管105截止。这样,输出电流Iout减少,输出电压Vout变低。若输出电压Vout变低到既定电压以下，则NMOS晶体管138的栅极/源极间电压变为阈值电压以上，NMOS晶体管138导通。于是，流入PMOS晶体管136的电流变多，与PMOS晶体管136电流反射镜连接的PMOS晶体管137的导通电阻变小。输出晶体管105的栅极/源极间电压进一步变低，进一步截止。这样，输出电流Iout进一步变小,成为短路时的输出电流Is。然后，输出电压Vout进一步变低，成为0伏特。专利文献I :日本特开2010-218543号公报
技术实现思路
然而，在现有技术中，存在着这一课题，即输入输出电压差较小时，若输出电压没有下降到某种程度就不施加过电流保护，从而过电流导致连接的IC受到损坏。另外，还存在着由于不能够控制输出电压的下降量，所以难以获得完美的折形特性(7 O字O特性)这一课题。本专利技术鉴于上述情况而做出，提供这样的电压调节器，即输入输出电压差较小时，能够在输出电流较多的状态下，不等输出电压下降就施加过电流保护，能够获得完美的折形特性。本专利技术的具备过电流保护电路的电压调节器，具备基准电压电路，其输出基准电压；输出晶体管；第一差分放大电路，其放大所述基准电压与对所述输出晶体管输出的电压进行分压后的分压电压之差并输出，且控制所述输出晶体管的栅极；以及过电流保护电路，其保护电路免受所述输出晶体管的输出电流的过电流，其特征在于，所述过电流保护电路具备感测晶体管，其感测所述输出电流；第一晶体管，其漏极与所述感测晶体管的漏极连接；第二差分放大电路，其输出端子与所述第一晶体管的栅极连接、反相输入端子与所述第一晶体管的源极连接、同相输入端子与所述第一差分放大电路的同相输入端子连接；第一电阻，其与所述第一晶体管的源极连接；以及控制电路，其基于流入所述感测晶体管的电流控制所述输出晶体管的栅极。本专利技术的具备过电流保护电路的电压调节器，通过在过电流保护电路中使用差分放大电路，在输入输出电压差较小、输出电流较多的状态下，即使输出电压没有下降也能够施加过电流保护。另外，能够获得完美的折形特性。附图说明图I是示出第一实施方式的电压调节器的电路图。图2是示出第二实施方式的电压调节器的电路图。图3是示出现有的电压调节器的电路图。附图标记说明100接地端子；101基准电压电路;102、111、206、211差分放大电路；121输出端子；150电源端子；161、261过电流保护电路；171、271控制电路。具体实施例方式参照附图针对用于实施本专利技术的方式进行说明。图I是第一实施方式的电压调节器的电路图。本实施方式的电压调节器，由基准电压电路101、差分放大电路102、过电流保护电路161、作为输出晶体管的PMOS晶体管105、电阻107、108、接地端子100、输出端子121以及电源端子150构成。过电流保护电路161由作为感测晶体管的PMOS晶体管131、差分放大电路11UNM0S晶体管112、电阻113以及控制电路171构成。控制电路171由PMOS晶、体管134、135以及NMOS晶体管132、133构成。差分放大电路102的反相输入端子与基准电压电路101连接、同相输入端子与电阻107和108的连接点连接、输出端子与PMOS晶体管105的栅极连接。PMOS晶体管131的栅极与差分放大电路102的输出端子连接、源极与电源端子150连接。NMOS晶体管132的栅极及漏极与PMOS晶体管131的漏极连接、源极与接地端子100连接。NMOS晶体管133的栅极与NMOS晶体管132的栅极连接、源极与接地端子100连接。PMOS晶体管134的漏极及 栅极与NMOS晶体管133的漏极连接、源极与电源端子150连接。PMOS晶体管135的栅极与PMOS晶体管134的栅极连接、漏极与差分放大电路102的输出端子连接、源极与电源端子150连接。PMOS晶体管105的源极与电源端子150连接、漏极与输出端子121连接。电阻107和电阻108连接在输出端子121与接地端子100之间。差分放大电路111的同相输入端子与差分放大电路102的同相输入端子连接、反相输入端子与NMOS晶体管112的源极连接、输出端子与NMOS晶体管112的栅极连接。NMOS晶体管112的漏极与PMOS晶体管131的漏极连接。电阻113连接在NMOS晶体管112的源极与接地端子100之间。接着，针对第一实施方式的电压调节器的动作进行说明。电阻107和108对作为输出端子121的电压的输出电压Vout进行分压，输出分压电压Vfb。差分放大电路102比较基准电压电路101的输出电压Vref和分压电压Vfb，本文档来自技高网...

【技术保护点】

【技术特征摘要】
...

【专利技术属性】
技术研发人员：H·索奇特，
申请(专利权)人：精工电子有限公司，
类型：发明
国别省市：