一种用于桥式驱动电路中的高压隔离环结构制造技术

本实用新型专利技术公开了一种用于桥式驱动电路中的高压隔离环结构，包括P型衬底和N型外延层，N型外延层上制作有P型隔离、深硼、P阱、第一RESURF和LDMOS管，深硼中形成有第一P+有源区，P阱中形成有第二P+有源区，LDMOS管的栅极为制作于N型外延层的上表面上的栅多晶，P阱的外边界与第一RESURF的外边界之间的区域中形成有第一N+有源区，其通过引出金属触点作为LDMOS管的源极，N型外延层中制作有第二N+有源区，其通过引出金属触点作为LDMOS管的漏极，优点在于通过集成一个LDMOS管就可为隔离环内的高压侧逻辑控制电路的电源持续补充电荷，一方面实现了自举二极管的功能，很好地减少了应用电路的外围器件；另一方面，本实用新型专利技术的高压隔离环不会再度增加工艺的复杂度。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及ー种集成电路中的高压隔离技术，尤其是涉及一种用于桥式驱动电路中的高压隔离环结构。
技术介绍
在半桥或者全桥驱动电路中，由于ー颗栅极驱动芯片通常需要同时驱动高压侧的功率器件和低压侧的功率器件，这样ー颗栅极驱动芯片内部就会存在很大的电压差，在某些应用中电压差甚至达到600V，因此需要对集成于ー颗栅极驱动芯片的高压和低压电平进行隔离，目前一般采用高压隔离环的方法进行隔离。图I给出了一种现有的高压隔离环截面版图结构，其高压隔离环截面版图结构最外围的是P型隔离21、与P型隔离21存在交叠的是深硼22、与P型隔离21有一定间距并且和深硼22存在交叠的是RESURF (降低表面电场)23、位于RESURF 23内部并且与深硼22存在交叠的是P阱24及最里面的与RESURF 23 有一定间距的是N+有源区25，N+有源区25属于高压部分。图I所示的高压隔离环截面版图结构围绕ー圈就形成了图2所示的高压隔离环版图结构，高压隔离环的内部构成ー个隔离环内逻辑版图区域26，该隔离环内逻辑版图区域26用于绘制高压侧逻辑控制电路版图， 所述的高压侧逻辑控制电路为用于处理高压侧的控制信号，最后输出信号驱动外围应用电路的功率器件。在实际应用过程中，处于高压隔离环内部的高压侧逻辑控制电路的电源由于工作时功率损耗的原因，需要持续补充电荷给高压隔离环内部的高压侧逻辑控制电路的电源，供电的方法可以采用芯片外接的自举ニ极管方式实现，也可以采用芯片内部集成高压ニ极管实现，该高压ニ极管与外接的自举ニ极管所起的作用一祥。然而，如果采用芯片外接的自举ニ极管方式实现，则会増加芯片外接应用电路的复杂程度，还会增加应用成本；如果采用芯片内部集成高压ニ极管的方式实现，则エ艺制造比较复杂，不利于生产，不利于提高生产良率,还会增加制造成本。
技术实现思路
本技术所要解决的技术问题是提供一种用于桥式驱动电路中的高压隔离环结构，其有效地减低了外围应用电路的复杂程度，減少了应用成本，同时有效地避免了使用复杂的エ艺。本技术解决上述技术问题所采用的技术方案为一种用于桥式驱动电路中的高压隔离环结构，包括P型衬底和在所述的P型衬底上生长ー层N型外延材料构成的N型外延层，其特征在于所述的N型外延层上加工制作有P型隔离、深硼、P阱、第一 RESURF和 LDMOS管，所述的深硼中形成有第一 P+有源区，所述的P型隔离与所述的第一 P+有源区和所述的深硼之间均存在交叠区域，所述的P阱与所述的第一 RESURF之间存在交叠区域，所述的P阱中形成有第二 P+有源区，所述的第二 P+有源区与所述的第一 RESURF之间存在交叠区域，所述的LDMOS管的栅极为加工制作于所述的N型外延层的上表面上的栅多晶，所述的栅多晶覆盖到所述的P阱的外边界以内的部分区域和以外的部分区域，所述的LDMOS管的源极形成在下述结构上所述的P阱的外边界与所述的第一 RESURF的外边界之间的区域中形成有第一 N+有源区，所述的第一 N+有源区的外边界与所述的栅多晶的内边界相重合， 所述的第一 N+有源区的内边界与所述的第二 P+有源区的外边界之间存在间隙，所述的第一 N+有源区通过接触孔弓I出金属触点作为所述的LDMOS管的源扱，所述的LDMOS管的衬底形成在下述结构上所述的P阱通过所述的第二 P+有源区连接到接触孔弓I出的金属触点作为LDMOS管的衬底，所述的LDMOS管的漏极形成在下述结构上所述的N型外延层中加工制作有第二 N+有源区，所述的第二 N+有源区的外边界与所述的第一 RESURF的内边界之间存在间隙，所述的第二 N+有源区通过接触孔引出金属触点作为所述的LDMOS管的漏极，所述的第二 N+有源区的内边界所围成的区域为隔离环内逻辑版图区域，用于绘制高压侧逻辑控制电路版图。所述的P阱被所述的栅多晶覆盖的区域的上表面在所述的栅多晶加电压时形成所述的LDMOS管的沟道。所述的P型隔离、所述的深硼和所述的第一 P+有源区之间电连接，并通过接触孔引出金属触点连接到高压隔离环外的低压侧逻辑控制电路的地信号上。所述的LDMOS管的栅极连接到高压隔离环外的低压侧逻辑控制电路上，由高压隔离环外的低压侧逻辑控制电路控制所述的LDMOS管的栅极的电位，决定所述的LDMOS管的开关状态；所述的LDMOS管的源极连接到高压隔离环外的低压侧逻辑控制电路的电源信号上；所述的LDMOS管的衬底连接到高压隔离环外的低压侧逻辑控制电路上，由高压隔离环外的低压侧逻辑控制电路控制所述的LDMOS管的衬底的电位；所述的LDMOS管的漏极连接到高压隔离环环绕的高压侧逻辑控制电路的电源信号上。所述的P型隔离、所述的深硼、所述的第一 P+有源区、所述的栅多晶、所述的P讲、 所述的第一 N+有源区、所述的第二 P+有源区、所述的第一 RESURF和所述的第二 N+有源区在版图中从外到里依次的边界关系为所述的P型隔离的外边界、所述的深硼的外边界、所述的第一 P+有源区的外边界、所述的P型隔离的内边界、所述的第一 P+有源区的内边界、 所述的深硼的内边界、所述的栅多晶的外边界、所述的P阱的外边界、所述的栅多晶的内边界与所述的第一 N+有源区的外边界相重合的边界、所述的第一 N+有源区的内边界、所述的第二P+有源区的外边界、所述的第一RESURF的外边界、所述的第二P+有源区的内边界、所述的P阱的内边界、所述的第一 RESURF的内边界、所述的第二 N+有源区的外边界、所述的第二 N+有源区的内边界。所述的第一 N+有源区在版图中呈封闭或不封闭的环行结构。所述的N型外延层上还加工制作有第二 RESURF，所述的第二 RESURF与所述的P型隔离、所述的深硼及所述的第一 P+有源区之间均存在交叠区域，所述的第二 RESURF的内边界以内的部分区域被所述的栅多晶覆盖，所述的第二RESURF的内边界与所述的P阱的外边界之间存在间隙。所述的P型隔离、所述的深硼、所述的第一 P+有源区、所述的第二 RESURF、所述的栅多晶、所述的P阱、所述的第一 N+有源区、所述的第二 P+有源区、所述的第一 RESURF和所述的第二 N+有源区在版图中从外到里依次的边界关系为所述的P型隔离的外边界、所述的深硼的外边界、所述的第一 P+有源区的外边界、所述的第二 RESURF的外边界、所述的 P型隔离的内边界、所述的第一 P+有源区的内边界、所述的深硼的内边界、所述的栅多晶的外边界、所述的第二 RESURF的内边界、所述的P阱的外边界、所述的栅多晶的内边界与所述的第一 N+有源区的外边界相重合的边界、所述的第一 N+有源区的内边界、所述的第二 P+ 有源区的外边界、所述的第一 RESURF的外边界、所述的第二 P+有源区的内边界、所述的P 阱的内边界、所述的第一 RESURF的内边界、所述的第二 N+有源区的外边界、所述的第二 N+ 有源区的内边界。与现有技术相比，本技术的优点在于通过集成ー个LDMOS管，且该LDMOS管在高压隔离环内的高压侧逻辑控制电路的地信号与高压隔离环外的低压侧逻辑控制电路的地信号电压几乎一样时导通，这种结构的高压隔离环使得高压隔离环外的低压侧逻辑控制电路的电源信号上的电流就能通过所述的LDMOS管流到高压隔离环内的高本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：孙腾达，
申请(专利权)人：日银IMP微电子有限公司，
类型：实用新型
国别省市：