接合和探针焊盘分布以及封装结构制造技术

本发明专利技术提供一种集成电路(IC)，其包括布置在IC表面上的多个接合焊盘和布置在IC表面上的多个探针焊盘。多个探针焊盘的每个与相应接合焊盘电通信。多个探针焊盘跨表面线性配置。在一个实施例中，探针焊盘沿在管芯表面的相反顶点之间限定的管芯的表面对角布置。在另一个实施例中，在表面上提供多行线性布置的探针焊盘。另外提供集成电路的封装结构。该结构包括印刷电路板和布置在印刷电路板上的封装基片。第一集成电路布置在封装基片的第一表面上。封装基片能够支持第二集成电路。第二集成电路与布置在封装基片的第一表面上的多个焊盘电通信。该多个焊盘的每个与印刷电路板电通信而不与第一集成电路电通信。

【技术实现步骤摘要】
【国外来华专利技术】接合和探针焊盘分布以及封装结构
技术介绍
半导体加工技术中的改进导致由微电子元件更密集构成并比以前提供更多功能性的集成电路芯片。此外，半导体技术的迅速发展和更高器件集成的附随需要使当前现有技术水平的芯片能够在单个小半导体管芯上集成整个系统。由于全部需要的焊盘竞争管芯/铸模(die)周围的小外围空间，因此向这些特征负载芯片提供全部可能互连的需要在封装工业中仍是挑战。由于这些芯片利用较新技术节点实现受焊盘限制的较小管芯大小，因此互连问题变得更富有挑战性。传统的是在制造期间测试半导体集成电路从而确保集成电路的完整性。在一个测试技术中，集成电路或管芯通过在测试仪器例如测试器和每个集成电路或管芯之间建立电流来测试。以有效方式测试管芯的能力被不断检查以用于改进。随着管芯尺寸被缩小并且焊盘密度增加，这两个都趋向于导致测试吞吐量受约束，因此期望能够增加测试的吞吐量。另外，一些集成电路可经设计与另一器件，例如存储器芯片、协处理器等一起运行。两个器件的不同组合是可能的，例如不同量的存储器、运行频率，甚至在没有副器件/次要器件的情况下运行的能力。不同组合的封装易于增加总成本，并同样不断努力减少封装成本。一个示例性应用是关于可编程逻辑器件和存储在外部器件，诸如一个或更多非易失性存储器芯片中的配置。器件或器件组合的不同封装形式除了需要的可编程逻辑器件的拥有者的材料定制清单之外，还增加了存货管理开销。连同不同封装形式，导致不同测试需求进一步增加成本。期望减少存货单开销还维持通过可替换封装形式供应的灵活性。在该上下文内出现下面描述的实施例。
技术实现思路
在此描述的实施例提供具有表面的集成电路，该表面具有能够有效测试集成电路的探针焊盘分布模式。应认识到本专利技术可用许多方式实施，例如在计算机可读媒体上的程序、设备、系统、器件或方法。下面描述本专利技术的若干专利技术实施例。在本专利技术的一个方面中，提供集成电路(IC)。该集成电路包括布置在IC表面上的多个接合焊盘(bondpads)和布置在IC表面上的多个探针焊盘。多个探针焊盘的每个与相应接合焊盘电通信。多个探针焊盘跨管芯的表面线性配置。在一个实施例中，探针焊盘沿在管芯表面的相反/对立顶点之间定义的管芯的表面对角线布置。在另一个实施例中，在表面上提供多行线性布置的探针焊盘。管芯可通过自动测试仪器测试，其中测试器包括具有探针针脚的探针卡/探针板，该探针针脚与沿测试的管芯或多个管芯的表面对角布置的探针焊盘对准。在本专利技术的另一方面中，提供测试半导体器件的方法。该方法开始于定向测试下的多个器件，以便使测试下沿连续器件的对角相反顶点布置的探针焊盘是基本线性的。该方法包括使探针焊盘与探针卡的探针针脚接触并通过探针针脚向探针焊盘传输电信号。捕捉通过电信号发起的响应从而验证器件的完整性。在一个实施例中，探针卡是悬臂式探针卡。在本专利技术的一方面中，提供集成电路的封装结构。该结构包括印刷电路板和布置在印刷电路板上的封装基片。第一集成电路布置在封装基片的第一表面上。封装基片能够支持第二集成电路。第二集成电路与布置在封装基片的第一表面上的多个焊盘电通信/电气通信(electricalcommunication)。该多个焊盘的每个与印刷电路板电通信而不与第一集成电路电通信。因此，第二集成电路与第一集成电路专门/仅通过印刷电路板通信。在一个实施例中，第一集成电路是可编程逻辑器件并且第二集成电路存储由可编程逻辑器件利用的配置。在另一个实施例中，第二集成电路布置在第一集成电路上面。在本专利技术的另一方面中，提供封装集成电路的方法。该方法开始于将第一集成电路耦合到封装基片，并然后将第二集成电路耦合到封装基片。在一个实施例中第二集成电路布置在第一集成电路上。该方法包括将封装基片耦合到印刷电路板，以便第二集成电路在向第一集成电路传递数据之前专门/仅通过印刷电路板向第一集成电路通信数据。在一个实施例中，第一集成电路是可编程逻辑器件并且第二集成电路存储由可编程逻辑器件利用的配置。结合附图，本专利技术的其它方面从下面详细描述中将变得显而易见，其通过举例说明本专利技术原理。附图说明通过下面详细描述结合附图将更易于理解本专利技术，附图中相似参考号指相似结构元件。图1是图示说明根据本专利技术一个实施例的具有对角分布探针焊盘的管芯的表面的简化示意图。图2A是根据本专利技术一个实施例的接合焊盘和探针焊盘之间互连的简化示意图。图2B和2C图示说明根据本专利技术一个实施例的图1和2A的接合焊盘和探针焊盘的可能互连的剖面侧视图。图3是图示说明没有对角线探针焊盘分布的两个管芯测试模式的简化示意图。图4A是图示说明根据本专利技术一个实施例的具有对角线探针焊盘分布的多管芯测试模式的简化示意图。图4B是图4A的多管芯测试设备的侧视图。图5是图示说明根据本专利技术一个实施例的同时测试多管芯的自动测试系统的简化示意图。图6是图示说明根据本专利技术一个实施例的测试半导体器件的方法操作的流程图。图7A到7C图示说明示意图，该示意图示出根据本专利技术一个实施例的集成电路和封装基片的不同视图。图8是图示说明根据本专利技术一个实施例的独立布局的简化示意图，其中在为第二集成电路指定的封装基片上的连接焊盘(landingpad)专门/唯一地与印刷电路板电通信。图9A和9B是图示说明根据本专利技术一个实施例的集成电路和相应配置器件的堆叠布局的简化示意图。图10是图示说明根据本专利技术一个实施例的耦合到印刷电路板的图9A和9B的堆叠布局的简化示意图。图11是图示说明根据本专利技术一个实施例的封装和集成电路的方法操作的流程图。具体实施方式在此描述的实施例为集成电路的探针焊盘和接合焊盘提供焊盘布局。然而，对于本领域技术人员明显的是在没有这些具体细节的一些或全部的情况下可以实践本专利技术。在其它实例中，众所周知的处理操作不作详细描述，以便不模糊本专利技术。在此描述的实施例在管芯中为探针焊盘提供对角线重分布模式从而通过引线接合被封装。对角线重分布模式使执行多管芯探测的低成本方案成为可能。如在下面更详细解释，重分布探针焊盘被设置/排列在跨管芯表面的对角线中。在该布置/排列下，通过使晶片对角对准，多管芯可使用线性排列的探针焊盘被探查。该实施例能够使用更便宜并产生更可靠测量值的线性探针卡。在一个实施例中，悬臂探针技术可用于执行测试的探针卡。本领域技术人员认识到悬臂探针技术在一个平面方向上具有固定尺寸，但能够在与固定尺寸平面的正交方向上移动。图1是图示说明根据本专利技术一个实施例的具有对角分布探针焊盘的管芯的表面的简化示意图。管芯100可以是通过已知半导体制造工艺制备的任何半导体管芯。应认识到集成电路可以是微处理器、可编程逻辑器件(PLD)或通过半导体制造技术制造的其它集成电路。管芯100的表面包括沿管芯100的四个侧面的周界布置的多个接合焊盘102。接合焊盘102通过引线接合(wirebonds)随后接合到封装基片。在引线接合处理之前，管芯100可经受测试从而验证集成电路内的路径和逻辑的完整性。在测试期间，探针焊盘通过容纳在自动测试仪器内的探针卡的探针针脚被接触，从而激励信号进入集成电路。然后捕捉对这些信号的响应，以便确保管芯100的完整性。在图1中图示说明的探针焊盘分布能够有效测试管芯100。如下面进一步讨论，多个管芯可被对准以便利用悬臂式探针完成测试。接合焊盘10本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】2009.07.31 US 12/533,997;2009.07.31 US 12/534,0021.一种集成电路，即IC，包含：布置在所述IC的表面上的多个接合焊盘；对角布置在所述IC的所述表面上的多个探针焊盘，所述多个探针焊盘的每个与相应接合焊盘电通信，其中所述多个探针焊盘被配置为与线性探针卡的多个探针针脚对准。2.根据权利要求1所述的IC，其中所述线性探针卡对角设置在所述集成电路上，并且其中所述多个接合焊盘的每个接合焊盘与所述多个探针焊盘的每个探针焊盘彼此共面。3.根据权利要求1所述的IC，其中所述多个接合焊盘沿所述表面的每个外围边缘布置。4.根据权利要求1所述的IC，其中所述多个探针焊盘的每个和所述相应接合焊盘通过导电迹线电通信。5.根据权利要求4所述的IC，其中所述导电迹线被布置在所述IC的所述表面下面或在所述IC的所述表面上面。6.根据权利要求2所述的IC，其中所述多个探针焊盘沿多行分布。7.一种测试系统，包含：支持多个管芯用于测试的支架，所述多个管芯线性定向以便沿所述多个管芯的每个的表面对角布置的探针焊盘被基本对准；以及对角布置在所述多个管芯上的线性探针卡，所述线性探针卡具有与沿所述多个管芯的每个的所述表面对角布置的所述探针焊盘对准的多个探针针脚，其中所述线性探针卡可操作以同时测试所述多个管芯。8....

【专利技术属性】
技术研发人员：W·Y·哈塔，
申请(专利权)人：阿尔特拉公司，
类型：发明
国别省市：