用于静电保护的多指状NMOS器件制造技术

本实用新型专利技术公开了一种用于静电保护的多指状NMOS器件，包括多个并排设置的源极和漏极，源极与漏极交叉间隔分布，最外侧为源区，源区外侧有P型有源区；多个源极和漏极位于同一P阱中；所述P阱的下方为P+重掺杂埋层注入区，P+重掺杂埋层注入区覆盖于整个P阱下方；P阱的两侧为P-轻掺杂注入区，P-轻掺杂注入区与所述P阱相邻；所述P型有源区位于P-轻掺杂注入区内。所述P+重掺杂埋层注入区的掺杂浓度大于P阱的掺杂浓度。所述P-轻掺杂注入区的掺杂浓度小于P阱的掺杂浓度。本实用新型专利技术的多指状结构能够均匀导通，可以解决多指状NMOS的不均匀导通的问题，并获得更加有竞争力的面积，以获得更高的性能面积比的静电保护结构。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及一种金属氧化物半导体器件，具体涉及一种用于静电保护的多指状NMOS器件。
技术介绍
现有的用于静电保护(ESD，Electro-Static discharge)的MOS器件一般为多指状结构，即包括多个并排设置的源极和漏极，源极与漏极交叉间隔分布，最外侧为源区，源区外侧有连接P型阱电位的P型有源区；多个源极和漏极位于同一P阱中；相邻的多指状的 NMOS (N型金属氧化物半导体)之间共源区，或者共漏区；所有的栅极、源区和体区均接地， 所有的漏区连接到输入输出焊垫端。由于相邻的多指状的NMOS之间共源区，或者共漏区， 能够有效节省版图面积。多指状结构的MOS器件的等效电路图如图1所示，当静电从焊垫(PAD)端进入该 MOS器件时，各指的寄生三极管的导通电压由Bulk电流与Bulk电阻的乘积决定，即V = IsubXRsub。由于各指到Bulk端(衬底引出端)的电阻(Rsub)不相同，因此存在非均勻导通的问题。中心区域指的Rsub较大，先于其他指导通，此时中心区域指的寄生三极管导通即开始泄放静电，从而拉低静电端的电位，降低Bulk电流，导致其它指的寄生三极管不能开启。这种多指状MOS器件的非均勻导通大大降低了该器件的静电保护能力，使得该器件的应用受到很大的限制。
技术实现思路
本技术所要解决的技术问题是提供一种用于静电保护的多指状NMOS器件， 它可以解决多指状MOS器件的非均勻导通问题。为解决上述技术问题，本技术用于静电保护的多指状NMOS器件的技术解决方案为包括多个并排设置的源极和漏极，源极与漏极交叉间隔分布，最外侧为源区，源区外侧有P型有源区；多个源极和漏极位于同一 P阱中；所述P阱的下方为P+重掺杂埋层注入区，P+重掺杂埋层注入区覆盖于整个P阱下方；P阱的两侧为P-轻掺杂注入区，P-轻掺杂注入区与所述P阱相邻；所述P型有源区位于P-轻掺杂注入区内。所述P+重掺杂埋层注入区的掺杂浓度大于P阱的掺杂浓度。所述P-轻掺杂注入区的掺杂浓度小于P阱的掺杂浓度。本技术可以达到的技术效果是本技术的多指状结构能够均勻导通，可以解决多指状NMOS的不均勻导通的问题，并获得更加有竞争力的面积，以获得更高的性能面积比的静电保护结构。附图说明以下结合附图和具体实施方式对本技术作进一步详细的说明图1是现有技术多指状结构的MOS器件的等效电路图；图2是本技术用于静电保护的多指状NMOS器件的示意图；图3是本技术的等效电路图；图4是应用本技术的保护电路图。具体实施方式如图2所示，本技术用于静电保护的多指状NMOS器件，包括多个并排设置的源极和漏极，源极与漏极交叉间隔分布，最外侧为源区，源区外侧有连接P型阱电位的P型有源区；多个源极和漏极位于同一 P阱中；所有的栅极、源区和体区均接地，所有的漏区连接到输入输出焊垫端；P阱的下方为P+重掺杂埋层注入区，P+重掺杂埋层注入区覆盖于整个P阱下方；P+重掺杂埋层注入区的掺杂浓度大于P阱的掺杂浓度；P阱的两侧为P-轻掺杂注入区，P-轻掺杂注入区与P阱相邻；P型有源区位于 P-轻掺杂注入区内；P型有源区作为衬底引出端，与MOS栅极和源极连接在一起并接地；P 型有源区与P阱之间的距离S决定衬底引出端的公共电阻Rp的大小；距离S越大，公共电阻Rp越大；P-轻掺杂注入区的掺杂浓度小于P阱的掺杂浓度；如图3所示，各指NMOS结构的衬底电阻(Rsub)由各自阱区电阻Rb和公共电阻Rp 串联构成，即Rsub = Rp+Rb。本技术在P阱下方形成P+重掺杂埋层注入区，以减小阱区电阻Rb，以使Rb趋于一致，并且远远小于各指的公共电阻Rp，从而使得Rsub趋于相同， 使各指MOS的寄生三极管能够均勻导通，大大增强多指状MOS结构的静电保护能力。本技术可以在不增加漏极电阻的情况下(即不使用金属硅化物阻挡层)，通过降低Rb电阻，增大Rp电阻，使得各指NMOS之间衬底电阻大小趋于一致，从而有效地均勻导通多根NM0S，大大提高静电保护能力。应用本技术的保护电路如图4所示。权利要求1.一种用于静电保护的多指状NMOS器件，包括多个并排设置的源极和漏极，源极与漏极交叉间隔分布，最外侧为源区，源区外侧有P型有源区；多个源极和漏极位于同一P阱中；其特征在于所述P阱的下方为P+重掺杂埋层注入区，P+重掺杂埋层注入区覆盖于整个P阱下方；P阱的两侧为P-轻掺杂注入区，P-轻掺杂注入区与所述P阱相邻；所述P型有源区位于P-轻掺杂注入区内。2.根据权利要求1所述的用于静电保护的多指状NMOS器件，其特征在于所述P+重掺杂埋层注入区的掺杂浓度大于P阱的掺杂浓度。3.根据权利要求1或2所述的用于静电保护的多指状NMOS器件，其特征在于所述P-轻掺杂注入区的掺杂浓度小于P阱的掺杂浓度。专利摘要本技术公开了一种用于静电保护的多指状NMOS器件，包括多个并排设置的源极和漏极，源极与漏极交叉间隔分布，最外侧为源区，源区外侧有P型有源区；多个源极和漏极位于同一P阱中；所述P阱的下方为P+重掺杂埋层注入区，P+重掺杂埋层注入区覆盖于整个P阱下方；P阱的两侧为P-轻掺杂注入区，P-轻掺杂注入区与所述P阱相邻；所述P型有源区位于P-轻掺杂注入区内。所述P+重掺杂埋层注入区的掺杂浓度大于P阱的掺杂浓度。所述P-轻掺杂注入区的掺杂浓度小于P阱的掺杂浓度。本技术的多指状结构能够均匀导通，可以解决多指状NMOS的不均匀导通的问题，并获得更加有竞争力的面积，以获得更高的性能面积比的静电保护结构。文档编号H01L29/78GK202332862SQ201120463079公开日2012年7月11日 申请日期2011年11月21日 优先权日2011年11月21日专利技术者苏庆, 邓樟鹏 申请人:上海华虹Nec电子有限公司本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：邓樟鹏，苏庆，
申请(专利权)人：上海华虹NEC电子有限公司，
类型：实用新型
国别省市：