研磨垫及研磨垫的制造方法技术

本发明专利技术的目的在于，提供一种研磨垫，其在进行研磨的状态下进行高精度的光学终点检测，即使在长时间使用的情况下，也可以防止来自研磨区域与透光区域之间的漏浆。本发明专利技术的研磨垫将具有研磨区域及透光区域的研磨层和具有比透光区域小的开口部(B)的缓冲层层叠，使得透光区域与开口部(B)重合，并且在所述透光区域的背面与所述开口部(B)的断面的接触部分，设有将该接触部分覆盖的环状的不透水性弹性构件。

【技术实现步骤摘要】

本专利技术涉及在将半导体晶片等被研磨体表面的凹凸用化学机械研磨(CMP)平坦化之时所用的研磨垫，具体来说，涉及具有用于利用光学机构检测研磨状况等的窗(透光区域)的研磨垫及使用了该研磨垫的半导体器件的制造方法。
技术介绍
在制造半导体装置时，进行在半导体晶片(以下也称作晶片)表面形成导电性膜并通过进行光刻、蚀刻等来形成配线层的工序；在配线层之上形成层间绝缘膜的工序等，在晶片表面会因这些工序而产生由金属等导电体或绝缘体构成的凹凸。近年来，虽然以半导体集成电路的高密度化为目的而进行配线的微细化或多层配线化，但是与之相伴，将晶片表面的凹凸平坦化的技术变得重要起来。作为将晶片表面的凹凸平坦化的方法，一般来说采用CMP法。CMP是在将晶片的被研磨面推压在研磨垫的研磨面上的状态下，使用分散了磨料的料浆状的研磨剂(以下称为料浆)来进行研磨的技术。CMP中一般使用的研磨装置例如如图1所示，具备支承研磨垫1的研磨平台2、支承被研磨体(晶片等)4的支承台(研磨头)5和用于进行晶片的均一加压的衬板材料、研磨剂3的供给机构。研磨垫1例如通过用双面胶带贴附，而被安装在研磨平台2上。研磨平台2和支承台5被配置为使各自所支承的研磨垫1和被研磨体4相面对，分别具备旋转轴6、7。另外，在支承台5侧，设有用于将被研磨体4向研磨垫1推压的加压机构。在进行此种CMP方面，有晶片表面的平坦度的判定的问题。即，需要检测到达希望的表面特性或平面状态的时刻。一直以来，关于氧化膜的膜厚或研磨速度等，是将测试晶片定期处理，在确认结果后对成为产品的晶片进行研磨处理。但是，该方法中，处理测试晶片的时间和成本变得多余，另外，在预先完全未实施加工的测试晶片和产品晶片中，因CMP特有的加载效果，研磨结果不同，当在实际中未对产品晶片进行试加工时，则难以进行对加工结果的正确的预想。由此，最近为了解决所述的问题，在进行CMP过程时，希望有可以在现场检测出能够获得希望的表面特性或厚度的时刻的方法。对于此种检测，使用了各种各样的方法。现在，作为已经提出的检测途径，可以举出(1)将晶片和垫间的摩擦系数作为晶片保持头或平台的旋转力矩的变化而检测出的力矩检测法(专利文献1)(2)检测出残留在晶片上的绝缘膜的厚度的静电电容法(专利文献2)(3)在旋转平台内装入利用激光进行的膜厚监视机构的光学的方法(专利文献3、 专利文献4)(4)解析由安装在头或轴上的振动或加速传感器获得的频率谱图的振动解析方法(5)内置于头内的差动变压器应用检测法(6)对晶片和研磨垫的摩擦热或料浆和被研磨体的反应热用红外线放射温度计测定的方法(专利文献5)(7)通过测定超声波的传播时间来测定被研磨体的厚度的方法(专利文献6、专利文献7)(8)测定晶片表面的金属膜的薄片电阻的方法(专利文献8)等。现在，虽然多使用(1)的方法，但是从测定精度或非接触测定中的空间分辨率的观点考虑，C3)的方法逐渐成为主流。所谓(3)的方法的光学检测机构具体来说是将光束穿过窗(透光区域)而越过研磨垫向晶片照射，通过检测由其反射产生的干涉信号来检测研磨的终点的方法。现在，作为光束一般来说使用具有600nm附近的波长光的He-Ne激光或使用了在 380 800nm具有波长光的卤灯的白色光。此种方法中，通过监视晶片的表面层的厚度的变化，得知表面凹凸的近似的深度来确定终点。在此种厚度的变化与凹凸的深度相等的时刻，就结束CMP过程。另外，对于利用此种光学的机构进行的研磨的终点检测法及该方法中所使用的研磨垫，已经提出了各种各样的方案。例如，已经公布有在至少一部分上具有固体且均质的透过从190nm到3500nm的波长光的透明的聚合物薄片的研磨垫(专利文献9、专利文献10)。另外，还公布有插入了带有阶梯的透明塞子的研磨垫的方案(专利文献幻。另外，还公布有具有与研磨面齐平面的透明塞子的研磨垫(专利文献11)。另外，还公布有透光性构件含有非水溶性矩阵材料、分散在该非水溶性矩阵材料中的水溶性粒子而成，400 SOOnm的光线透过率为0. 以上的研磨垫(专利文献12、13)。另外，还提出过用于不使料浆从研磨区域与透光区域的边界(接缝)漏出的方案 (专利文献14、1幻。但是，即使在设置了这些防漏薄片的情况下，料浆也会从研磨区域与透光区域的边界(接缝)向研磨层下部漏出，在该防漏薄片上堆积料浆而在光学的终点检测上产生问题。今后在半导体制造的高集成化·超小型化中，集成电路的配线宽度预计将会越来越小，那时将需要高精度的光学的终点检测，但是以往的终点检测用窗无法充分地解决所述漏浆的问题。另外，以往的终点检测用的窗所使用的材料受到限定，并且不具有令人足够满意的程度的检测精度。另外，在使用了具有透光区域的研磨垫的情况下，有研磨特性(面内均一性等)恶化、在晶片中产生划痕等问题。另一方面，在进行CMP过程方面，有晶片的金属污染的问题。在CMP过程中，当在使料浆流向研磨垫的同时研磨作为被研磨体的晶片时，在所研磨的晶片表面上，会残留料浆或研磨垫内所含的金属。此种晶片的金属污染会诱发绝缘末端可靠性的降低 泄露电流的产生 成膜的异常等，对半导体器件产生很大的不良影响，另外还会引起材料利用率的降低。特别是，在现在的半导体制造中，在为了进行半导体基板上的元件分离而成为主流的浅沟槽隔离(STI)中，研磨后的氧化膜的金属污染将成为非常大的问题。STI是在硅晶片表面挖出规定的浅的槽(浅沟槽)，在该沟槽内堆积SiO2膜。其后，研磨该表面，制作与氧化膜分离的区域。由于是在该分离的区域中制作元件(晶体管部等)，因此研磨后的晶片表面的金属污染会导致元件整体的性能或可靠性的降低。现在，为了减少晶片的金属污染，在CMP 后进行晶片清洗工序。但是，晶片的清洗也有很多配线的氧化等缺点，最好减少由料浆或研磨垫造成的污染。特别是狗离子等金属很难利用清洗来除去，容易残留于晶片上。所以，最近，为了消除所述的问题，提出了在研磨层中具有金属杂质浓度在IOOppm 以下的高分子量聚乙烯类树脂多孔薄膜的研磨用薄片(专利文献16)。另外，提出了锌含量在200ppm以下的半导体晶片用研磨布(专利文献17)。但是，在所述的金属杂质浓度下，无法充分地防止晶片的金属污染，在CMP后的晶片清洗工序中将对晶片施加载荷，难以提高器件的材料利用率。另外，还提出过使用了尽可能不含有金属原子的有机类分子间交联剂的研磨垫 (专利文献18)。但是，对于具体的研磨垫中的金属含有浓度尚不清楚。另外，由于是在研磨垫的制造时进行模具成型，因而在该研磨垫中仍然无法减少晶片表面的金属污染。专利文献1 美国专利第5069002号说明书专利文献2 美国专利第5081421号说明书专利文献3 特开平9-7985号公报专利文献4 特开平9-36072号公报专利文献5 美国专利第5196353号说明书专利文献6 特开昭55-106769号公报专利文献7 特开平7-135190号公报专利文献8 美国专利第5559428号说明书专利文献9 特表平11-51四77号公报专利文献10 特开2003-48151号公报专利文献11 特开平10-83977号公报专利文献12 特开2002-3M769号公报专利文献13 特开2002-3M770号公报专利文献14 特开2001本文档来自技高网...

【技术保护点】

【技术特征摘要】
...

【专利技术属性】
技术研发人员：小川一幸，下村哲生，数野淳，中井良之，渡边公浩，山田孝敏，中森雅彦，
申请(专利权)人：东洋橡胶工业株式会社，
类型：发明
国别省市：