射频LDMOS多晶硅沟道平坦化的工艺方法技术

本发明专利技术公开了一种射频LDMOS多晶硅沟道平坦化的工艺方法，该方法在多晶硅淀积后，按照以下步骤对多晶硅沟道表面进行平坦化处理：1)涂布底部有机抗反射层；2)底部有机抗反射层回刻；3)多晶硅主刻蚀，清除沟道区域以外的多晶硅；4)多晶硅过刻蚀，使沟道内的多晶硅表面平坦化。该方法通过在多晶硅回刻前，涂布底部有机抗反射层进行平坦化，再通过极低选择比的干法刻蚀工艺进行回刻，减小了沟道内多晶硅表面的高低落差，从而得以形成连续的金属硅化物，达到减小RF?LDMOS的导通电阻，增大后续工艺窗口的目的。

【技术实现步骤摘要】

本专利技术涉及半导体集成电路领域，特别是涉及一种射频LDMOS多晶硅沟道平坦化的工艺方法。
技术介绍
在RF LDMOS(射频横向扩散型金属氧化场效应管)中，为了把电流从正面引向背面，会在硅衬底上生成一个深沟槽，在深沟槽内填充掺杂多晶硅，通过多晶硅把正面和深沟槽底部的重掺杂区域连接，从而把正面电流引向背面。为了让沟道内的多晶硅表面与接触通孔连接，形成欧姆接触，需要在多晶硅表面形成金属硅化物。但是，由于沟槽的深度较深，多晶硅填充的厚度较厚，在沟道上方的多晶硅会形成凹陷，同时，多晶硅淀积本身也会使表面凹凸不平，在后续多晶硅回刻时会保持这种高低不平的形貌，这导致形成的金属硅化物不连续，进而导致RF LDMOS的导通电阻增加。
技术实现思路
本专利技术要解决的技术问题是提供一种射频LDMOS多晶硅沟道平坦化的工艺方法， 它可以降低RF LDMOS的导通电阻。为解决上述技术问题，本专利技术的射频LDMOS多晶硅沟道平坦化的工艺方法，该方法在淀积多晶硅后，主要通过以下工艺步骤，对多晶硅沟道表面进行平坦化处理1)在多晶硅上涂布底部有机抗反射层；2)底部有机抗反射层回刻；3)多晶硅主刻蚀，清除沟道区域以外的多晶硅；4)多晶硅过刻蚀，使沟道内的多晶硅表面平坦化。上述步骤2、的回刻，对多晶硅和底部有机抗反射层具有基本相同的刻蚀速率。本专利技术通过在多晶硅回刻(etch back)前，涂布底部有机抗反射层进行平坦化，再通过极低选择比的干法刻蚀工艺进行回刻，使沟道内多晶硅表面高低不平的落差变小，形成连续的金属硅化物，从而减小了 RF LDMOS的导通电阻，增大了后续工艺的窗口。附图说明图1是采用现有工艺制备RF LDM0S，在多晶硅回刻后，深沟槽内的多晶硅表面呈现出高低不平的形貌的示意图。图2是图1的SEM(扫描电子显微镜)图。图3是本专利技术实施例的工艺方法示意图。图中附图标记说明如下1 氧化膜硬掩膜2:单晶硅外延层3:多晶硅4:沟道(深沟槽)5 底部有机抗反射层具体实施方式为对本专利技术的
技术实现思路
、特点与功效有更具体的了解，现结合图示的实施方式，详述如下请参阅图3所示，本实施例的射频LDMOS多晶硅沟道平坦化的工艺方法，在多晶硅 3淀积后，按照以下步骤，对沟道4内的多晶硅3的表面进行平坦化处理步骤1，利用有机物的流动性，在多晶硅3上均勻地涂布一层底部有机抗反射层5， 如3图(a)所示。涂布的厚度要大于多晶硅3表面本身高低不平导致的落差和沟道4内多晶硅3顶部凹陷的总和。由于多晶硅3表面的最大落差会达到1500埃米，因此，涂布的底部有机抗反射层5的厚度要在2000埃米以上，厚度越厚，刻蚀工艺窗口会越大，但同时产能也会降低。步骤2，极低选择比的底部有机抗反射层5回亥lj，如3图(b)所示。刻蚀条件为采用以气体CF4 (四氟化碳)或者Cl2 (氯气)为主的刻蚀气体，压力在5 20毫托，上部电极功率为150 350W，下部电极电压为-70 -210V。刻蚀时间以刻蚀掉全部的底部有机抗反射层5和部分的多晶硅3为最佳。刻蚀厚度一般不小于步骤1所涂布的底部有机抗反射层5的厚度的150%。本步刻蚀对多晶硅3和底部有机抗反射层5的刻蚀选择比几乎为零，即对多晶硅 3和底部有机抗反射层5的刻蚀速率相同。步骤3，沟道多晶硅3的主刻蚀，清除沟道4区域以外的多晶硅3，如3图(c)所示。刻蚀条件为采用以SF6(六氟化硫)气体为主的刻蚀气体，可以加入辅助气体Cl2、He (氦气)等，压力为10 30毫托，上部电极功率450 700W，下部电极电压-120 -250V。由于把电流从正面引向背面的沟道4深度较深，多晶硅3淀积的厚度较厚，采用以SF6气体为主的干法刻蚀条件可以加快刻蚀速率。借助光波可以进行刻蚀终点的检测，当光波接触到氧化膜硬掩膜1时，停止刻蚀， 以控制沟道4内的多晶硅3厚度。步骤4，沟道多晶硅3的过刻蚀，将沟道4内的多晶硅3表面平坦化，如3图(d)所7J\ ο刻蚀条件为采用以Cl2、HBr (溴化氢)和O2等气体为主的刻蚀气体，压力为10 30毫托，上部电极功率为150 400W，下部电极电压为-50 -150V。为了保护氧化膜硬掩膜1，本步刻蚀提高了对氧化膜刻蚀的选择比(一般在200以上)，即氧化膜的刻蚀速率比较低。同时，对多晶硅3的刻蚀速率也较低，以控制沟道4内的多晶硅3的表面与硅衬底表面(包含单晶硅外延层2、齐平。最后，可以视需要加入O2清理步骤，以去除残留的聚合物，同时冷却硅片，并去除 SF6留下的异味。权利要求1.射频LDMOS多晶硅沟道平坦化的工艺方法，其特征在于，在淀积多晶硅后，对多晶硅沟道表面进行平坦化处理的步骤包括1)在多晶硅上涂布底部有机抗反射层；2)底部有机抗反射层回刻；3)多晶硅主刻蚀，清除沟道区域以外的多晶硅；4)多晶硅过刻蚀，使沟道内的多晶硅表面平坦化。2.根据权利要求1所述的方法，其特征在于，步骤1)，所述底部有机抗反射层的厚度在 2000埃米以上。3.根据权利要求1所述的方法，其特征在于，步骤幻，回刻的刻蚀条件为使用以四氟化碳或氯气为主的刻蚀气体，压力5 20毫托，上部电极功率150 350W，下部电极电压-70 -210V。4.根据权利要求1或3所述的方法，其特征在于，步骤2)，刻蚀掉的厚度不小于步骤1) 涂布的底部有机抗反射层厚度的150%。5.根据权利要求1所述的方法，其特征在于，步骤幻，刻蚀条件为使用以六氟化硫气体为主的刻蚀气体，压力10 30毫托，上部电极功率450 700W，下部电极电压-120 -250V。6.根据权利要求5所述的方法，其特征在于，步骤幻，所述刻蚀气体中还包含有辅助气体氯气和氦气。7.根据权利要求1所述的方法，其特征在于，步骤幻，用光波检测刻蚀终点。8.根据权利要求1所述的方法，其特征在于，步骤4)，刻蚀条件为使用以氯气、溴化氢和氧气为主的刻蚀气体，压力10 30毫托，上部电极功率150 400W，下部电极电压-50 -150V。全文摘要本专利技术公开了一种射频LDMOS多晶硅沟道平坦化的工艺方法，该方法在多晶硅淀积后，按照以下步骤对多晶硅沟道表面进行平坦化处理1)涂布底部有机抗反射层；2)底部有机抗反射层回刻；3)多晶硅主刻蚀，清除沟道区域以外的多晶硅；4)多晶硅过刻蚀，使沟道内的多晶硅表面平坦化。该方法通过在多晶硅回刻前，涂布底部有机抗反射层进行平坦化，再通过极低选择比的干法刻蚀工艺进行回刻，减小了沟道内多晶硅表面的高低落差，从而得以形成连续的金属硅化物，达到减小RF LDMOS的导通电阻，增大后续工艺窗口的目的。文档编号H01L21/336GK102522336SQ201110422080公开日2012年6月27日 申请日期2011年12月16日 优先权日2011年12月16日专利技术者吴智勇 申请人:上海华虹Nec电子有限公司本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：吴智勇，
申请(专利权)人：上海华虹NEC电子有限公司，
类型：发明
国别省市：