半导体装置及其制造方法制造方法及图纸

本发明专利技术的目的在于提供一种能够缓和电场、将栅极电容抑制得较小的半导体装置及其制造方法。本发明专利技术的半导体装置具有：第一导电型的半导体基板（1）；第一导电型的外延层（23），形成在半导体基板（1）上并在表面具有凸部；第二导电型的阱区域（3），夹着凸部形成在外延层（23）表面；第一导电型的源极区域（4），在阱区域（3）表面选择性地形成；栅极绝缘膜（6），至少覆盖凸部及阱区域（3）表面而形成；栅极电极（7），形成在与凸部对应的栅极绝缘膜（6）上，其中栅极绝缘膜（6）的与凸部上表面对应的区域的厚度比其他区域的厚度厚。

【技术实现步骤摘要】
半导体装置及其制造方法
本专利技术涉及半导体装置及其制造方法，特别涉及MOSFET的JFET区域的栅极绝缘膜的电场缓和与栅极电容降低。
技术介绍
在公开半导体装置的专利文献1中示出了如下内容：在漂移区域的表面形成槽(凸部)，在槽的底部形成p型阱区域。此外，使槽的侧面的栅极绝缘膜比其他部分厚。通过这样进行构成，由此，JFET区域的栅极绝缘膜配置在槽的凸部的上侧，在MOSFET截止时，在漏极侧施加高电压时，抑制JFET区域的栅极绝缘膜的电场。此外，在专利文献2中，在平面型MOSFET中，使JFET区域的栅极绝缘膜(氧化膜)比其他区域厚，抑制JFET氧化膜的电场。[专利文献1]：日本特许4049095号公报。[专利文献2]：日本特开2009-32919号公报。在专利文献1、2所示出的半导体装置中，存在JFET区域的栅极绝缘膜的电场强度的抑制还不充分这样的问题。此外，存在栅极电容变大、高速动作困难这样的问题。
技术实现思路
本专利技术是为了解决这样的问题而提出的，其目的在于提供一种能够缓和电场的强度、将栅极电容抑制得较小的半导体装置。本专利技术的半导体装置具有：第一导电型的半导体基板；第一导电型的外延层，形成在所述半导体基板上，并且在表面具有凸部；第二导电型的阱区域，夹着所述凸部形成在所述外延层表面；第一导电型的源极区域，在所述阱区域表面选择性地形成；栅极绝缘膜，至少覆盖所述凸部以及所述阱区域表面而形成；以及栅极电极，形成在与所述凸部对应的所述栅极绝缘膜上，其中所述栅极绝缘膜的与所述凸部上表面对应的区域的厚度比其他区域的厚度厚。此外，本专利技术的半导体装置的制造方法具有如下工序：(a)在第一导电型的半导体基板上，形成在表面具有凸部的第一导电型的外延层；(b)夹着所述凸部，在所述外延层表面形成第二导电型的阱区域；(c)在所述阱区域表面，选择性地形成第一导电型的源极区域；(d)至少覆盖所述凸部以及所述阱区域表面来形成栅极绝缘膜；(e)在与所述凸部对应的所述栅极绝缘膜上形成栅极电极，其中所述工序(d)是以与所述凸部上表面对应的区域的厚度比其他区域的厚度厚的方式形成所述栅极绝缘膜的工序。根据本专利技术的半导体装置，具有：第一导电型的半导体基板；第一导电型的外延层，形成在所述半导体基板上，并且在表面具有凸部；第二导电型的阱区域，夹着所述凸部，形成在所述外延层表面；第一导电型的源极区域，在所述阱区域表面选择性地形成；栅极绝缘膜，至少覆盖所述凸部以及所述阱区域表面而形成；栅极电极，形成在与所述凸部对应的所述栅极绝缘膜上，其中所述栅极绝缘膜的与所述凸部上表面对应的区域的厚度比其他区域的厚度厚，由此，能够进一步抑制JFET区域的栅极绝缘膜的电场，也能够降低栅极电容。此外，根据本专利技术的半导体装置的制造方法，具有如下工序：(a)在第一导电型的半导体基板上，形成在表面具有凸部的第一导电型的外延层；(b)夹着所述凸部，在所述外延层表面形成第二导电型的阱区域；(c)在所述阱区域表面，选择性地形成第一导电型的源极区域；(d)至少覆盖所述凸部以及所述阱区域表面来形成栅极绝缘膜；(e)在与所述凸部对应的所述栅极绝缘膜上形成栅极电极，其中所述工序(d)是以与所述凸部上表面对应的区域的厚度比其他区域的厚度厚的方式形成所述栅极绝缘膜的工序，由此，能够进一步抑制JFET区域的栅极绝缘膜的电场，也能够降低栅极电容。附图说明图1是实施方式1的半导体装置的结构剖面图。图2是实施方式1的半导体装置的结构剖面图。图3是实施方式1的半导体装置的结构剖面图。图4是实施方式1的半导体装置的结构剖面图。图5是示出实施方式1的半导体装置的制造工序的图。图6是示出实施方式1的半导体装置的制造工序的图。图7是示出实施方式1的半导体装置的制造工序的图。图8是示出实施方式1的半导体装置的制造工序的图。图9是示出实施方式1的半导体装置的制造工序的图。图10是示出实施方式1的半导体装置的制造工序的图。图11是示出实施方式1的半导体装置的制造工序的图。图12是示出实施方式1的半导体装置的制造工序的图。图13是示出实施方式1的半导体装置的制造工序的图。图14是示出实施方式1的半导体装置的制造工序的图。图15是示出实施方式1的半导体装置的制造工序的图。图16是示出实施方式1的半导体装置的制造工序的图。图17是示出实施方式1的半导体装置的制造工序的图。图18是实施方式2的半导体装置的结构剖面图。图19是示出实施方式2的半导体装置的制造工序的图。图20是示出实施方式2的半导体装置的制造工序的图。图21是示出实施方式2的半导体装置的制造工序的图。图22是示出实施方式2的半导体装置的制造工序的图。图23是示出实施方式2的半导体装置的制造工序的图。图24是示出实施方式2的半导体装置的制造工序的图。图25是前提技术的半导体装置的结构剖面图。图26是前提技术的半导体装置的结构剖面图。附图标记说明：1半导体基板2、20、23、34外延层3阱区域4源极区域5接触区域6、21、22栅极绝缘膜7栅极电极8层间绝缘膜9源极电极10漏极电极24高浓度离子注入层25、29～33掩模26重合标记27第二导电型区域28半绝缘性区域。具体实施方式<A.实施方式1>首先，对作为本专利技术的半导体装置的前提的技术进行说明。如图25所示，在作为本专利技术的前提的半导体装置中，在第一导电型(例如N型)的半导体基板1上形成有作为漂移层的第一导电型的外延层2，该外延层2具有被槽和槽夹着的凸部。夹着外延层2的凸部在外延层2的槽的表面形成有第二导电型的阱区域3，并且，在阱区域3的表面选择性地形成有第一导电型的源极区域4。并且，与源极区域4相邻地在外延层2表面形成有接触区域5。如图所示，以覆盖包括凸部的外延层2的表面的方式形成有栅极绝缘膜22，与以外延层2的凸部为中心的区域对应地在栅极绝缘膜22上配置有栅极电极7。在栅极电极7之上，隔着层间绝缘膜8形成有源极电极9。在半导体基板1的形成有外延层2的一侧的相反侧的面形成有漏极电极10。通过做成这样的结构，由此，JFET区域的栅极绝缘膜6以覆盖凸部的上表面的方式配置，所以，当MOSFET截止时，在漏极侧施加有高电压的情况下，能够抑制JFET区域的栅极绝缘膜6的电场。但是，在图25的区域X，电场的抑制不充分。图26所示的半导体装置的结构与图25所示的半导体装置几乎相同，但是，与图25所示的情况不同，外延层20不具有凸部。即，外延层20的表面与形成阱区域3、源极区域4的表面的高度相同。此外，与图25所示的情况不同，栅极绝缘膜21在未形成有阱区域3、源极区域4的区域、即在与栅极电极7的正下方对应的区域，形成得比其他区域厚。通过做成这样的结构，JFET区域的栅极绝缘膜21比其他区域厚，所以，能够抑制JFET区域的栅极绝缘膜21的电场。但是，在图26的区域Y中，电场的抑制不充分。在以下所示的实施方式中，对如下的半导体装置详细地进行阐述：解决上述那样的问题，缓和电场的强度，将栅极电容抑制得较小。<A-1.结构>图1所示的是实施方式1的半导体装置的结构剖面图。优选栅极绝缘膜6的与外延层2的凸部的上表面对应的区域形成得比与其他区域厚。如图所示，外延层2具有凸部，所以，夹着凸部所形成的阱区域3的端部与产生本文档来自技高网...

【技术保护点】

【技术特征摘要】
2010.11.10 JP 2010-2517251.一种半导体装置，其特征在于，具有：第一导电型的半导体基板；第一导电型的外延层，形成在所述半导体基板上，并且在表面具有凸部；第二导电型的阱区域，夹着所述凸部形成在所述外延层表面；第一导电型的源极区域，在所述阱区域表面选择性地形成；栅极绝缘膜，至少覆盖所述凸部以及所述阱区域表面而形成；以及栅极电极，形成在与所述凸部对应的所述栅极绝缘膜上，所述栅极绝缘膜的与所述凸部上表面对应的区域的厚度比其他区域的厚度厚，所述外延层的所述凸部的上方的区域与其下方的区域相比为低浓度，所述凸部的所述上方的区域与所述下方的区域的边界被规定在所述阱区域表面的下方且所述源极区域底面的上方。2.如权利要求1所述的半导体装置，其特征在于，所述栅极绝缘膜的与所述凸部侧面对应的区域的厚度比覆盖所述阱区域表面的区域的厚度厚。3.如权利要求1或2所述的半导体装置，其特征在于，在所述凸部上表面和所述栅极绝缘膜之间还具有第二导电型区域。4.如权利要求1或2所述的半导体装置，其特征在于，在所述凸部上表面和所述栅极绝缘膜之间还具有半绝缘性区域。5.如权利要求1或2所述的半导体装置，其特征在于，所述半导体基板由宽带隙半导体构成。6.一种半导体装置，其特征在于，具有：第一导电型的半导体基板；第一导电型的外延层，形成在所述半导体基板上，并且在表面具有凸部；第二导电型的阱区域，夹着所述凸部形成在所述外延层表面；第一导电型的源极区域，在所述阱区域表面选择性地形成；栅极绝缘膜，至少覆盖所述凸部以及所述阱区域表面而形成；以及栅极电极，形成在与所述凸部对应的所述栅极绝缘膜上，所述栅极绝缘膜的与所述凸部上表面对应的区域的厚度比其他区域的厚度厚，在所述凸部上表面和所述栅极绝缘膜之间还具有半绝缘性区域。7.如权利要求6所述的半导体装置，其特征在于，所述外延层的所述凸部的上方的...

【专利技术属性】
技术研发人员：樽井阳一郎，
申请(专利权)人：三菱电机株式会社，
类型：发明
国别省市：