本发明专利技术改进双重通孔刻蚀停止层交叠区通孔刻蚀方法解决了现有技术中形成在交叠区域上的通孔无法完全打开的问题，在双重通孔刻蚀停止层工艺完成后，通过使用稀释的氢氟酸并采用超声清洗方法，去除上层二氧化硅保护薄膜和上层氮化硅应力薄膜，之后采用不同选择比的刻蚀方法实现普通区域和交叠区域的通孔同时打开的技术效果。
【技术实现步骤摘要】
本专利技术涉及一种半导体工艺，尤其涉及一种。
技术介绍
随着半导体相关制造工艺的发展以及集成电路芯片按照比例尺寸缩小的趋势，应力工程在半导体工艺和半导体器件性能方面所起的作用越来越明显，应力工程广泛应用于改进晶体管载流子迁移率的半导体器件上。尤其是应用在一些特殊的芯片类型上，如互补金属氧化物半导体(CMOS，Complementary Metal-Oxidelemiconductor)器件。通常，在CMOS器件的复杂制备工艺流程中存在各种各样的应力，由于器件尺寸的逐步缩小，而最终留在器件沟道区中的应力对器件的性能有着较大的影响。很多应力对器件的性能是有改善的，不同种类的应力对器件中的载流子(即电子和空穴)迁移率有着不同的影响作用。例如，在CMOS器件沟道方向上张应力对NMOS电子迁移率有益，而压应力对 PMOS空穴迁移率有益。通孔刻蚀停止层(Contact-Etch-Mop-Layer，即CESL)应力工程，是在通孔刻蚀停止层薄膜沉积过程中，通过调整沉积条件，在薄膜内部加入应力(可以是压应力，也可以是张应力)，该应力传导到CMOS器件沟道中，可以对载流子的迁移率产生影响。例如对于 NMOS器件(如图1所示)，当沉积通孔刻蚀停止层薄膜时，通过调整沉积条件，在薄膜内部产生压应力，该应力传导到NMOS器件沟道中，对沟道形成张应力，由于沟道方向上的张应力有助于提高NMOS器件的电子迁移率，所以内部保持压应力的通孔刻蚀停止层，对提高NMOS 器件的电子迁移率有益。由于沟道中的应力会对NMOS和PMOS造成不同的影响，例如，在CMOS器件沟道方向上张应力对NMOS电子迁移率有益，而压应力对PMOS空穴迁移率有益。所以在利用单一通孔刻蚀停止层的应力工程改善一种器件(比如NM0S)的性能的同时，总是要牺牲另一种器件(比如PM0S)的性能。为了改进这种负面的影响，可以采用双重通孔刻蚀停止层工艺。双重通孔刻蚀停止层工艺的流程如图2A 2D所示。首先沉积一层二氧化硅薄膜，作为去除通孔刻蚀停止层的保护薄膜，接着沉积一层可以在沟道中形成张应力的氮化硅薄膜作为通孔刻蚀停止层(如图2A)，这对提高NMOS器件的电子迁移率有提高作用，但对PMOS器件的空穴迁移率有降低作用。接着采用干刻的方法去除PMOS器件区域的氮化硅薄膜。干刻会在刻蚀到二氧化硅保护薄膜的时候停止(如图2B)。之后再沉积一层二氧化硅保护薄膜，以便在之后的干刻过程中对NMOS区域的氮化硅薄膜进行保护，接下来是沉积一层可以在沟道中形成压应力的氮化硅薄膜(如图2C)，这有利于提高PMOS器件的空穴迁移率。最后，利用干刻的方法移除NMOS区域的压应力氮化硅薄膜(如图2D)。最终形成的器件结构中，NMOS 沟道中形成张应力，PMOS沟道中形成压应力。双重通孔刻蚀停止层应力工程，即能够提高 NMOS器件中的电子迁移率，又能够提高PMOS器件中的空穴迁移率。在双重通孔刻蚀停止层工艺中，在两种应力的(压应力和张应力)刻蚀停止层的交叠部分会带来后续通孔刻蚀工艺中的问题，如图3A1B所描述。图3A中，已经完成双重通孔刻蚀停止层工艺，后续的层间绝缘介质(一般采用磷硅玻璃，即PSG)沉积和化学机械抛光也已完成。两种不同应力的氮化硅薄膜在一浅沟槽之上的多晶硅上方有交叠。接下来会进行通孔刻蚀工艺。如图3B所示，通孔A落在有源区，通孔B落在氮化硅薄膜的交叠区域。对于通孔A的刻蚀，首先第一步，采用高层间绝缘介质/氮化硅选择比的刻蚀方法，通孔会首先停在氮化硅薄膜(通孔刻蚀停止层)之上，然后进行第二步，采用高氮化硅/ 二氧化硅选择比的刻蚀方法刻穿氮化硅薄膜，并停在二氧化硅保护薄膜之上，最后第三步，采用高二氧化硅/硅选择比的刻蚀方法把通孔完全打开，并停在有源区硅和多晶硅上，完成通孔刻蚀。但对于通孔B，由于其位于两种不同应力氮化硅薄膜的交叠区，该区域存在上下两层二氧化硅保护薄膜，在进行第二步通孔刻蚀工艺后，通孔只会停在交叠区上面一层二氧化硅保护薄膜之上，这会造成第三步刻蚀无法完全刻穿下层氮化硅薄膜，最终通孔B无法完全打开。本专利技术针对以上问题，在双重通孔刻蚀停止层工艺完成后，通过使用稀释的氢氟酸并采用超声清洗方法，去除上层二氧化硅保护薄膜和上层氮化硅应力薄膜，之后采用不同选择比的刻蚀方法实现普通区域和交叠区域的通孔同时打开的技术效果。
技术实现思路
本专利技术公开了一种，用以解决现有技术中形成在交叠区域上的通孔无法完全打开的问题。本专利技术的上述目的是通过以下技术方案实现的一种改进双重通孔刻蚀停止层交叠区通孔刻蚀的方法，在一衬底上形成至少一第一晶体管和至少一第二晶体管，且在第一晶体管与第二晶体管之间形成浅沟槽区域；在衬底上依次淀积一层第一保护薄膜层和一第一应力膜层，第一保护模层和第一应力膜层将第一晶体管、第二晶体管、浅沟槽区域同时覆盖；刻蚀去除覆盖在第二晶体管区域上方的第一应力膜层，将部分覆盖在浅沟槽区域上的应力膜层保留；依次淀积一第二保护薄膜层和一第二应力膜层，使第二保护膜层及第二应力膜层覆盖在露出的第一保护膜层及未被刻蚀掉的第一应力膜层的上方，其中，包括以下步骤刻蚀去除覆盖在第一晶体管区域上方的第二应力膜层，保留部分位于浅沟槽区域上方且位于第一应力膜层上方的部分第二应力膜层，使第一应力膜层与第二应力膜层具有一位于浅沟槽区域上方的交叠区域，浅沟槽区域上方形成有多晶硅，使交叠区域位于多晶硅区域的上方；采用超声清洗方法通过清洗液进行清洗，去除位于叠加区域的第二应力膜层，并且同时将覆盖在第一应力膜层上的第二保护膜层去除；淀积一层间绝缘介质层，层间绝缘介质层覆盖在残留的第一应力膜层以及残留的第二应力膜层的上方；在浅沟槽区域的上方进行刻蚀，采用不同选择比的刻蚀方法分别打开叠加区域上方的层间绝缘介质层、第一应力膜层、第一保护膜层形成止于多晶硅的第一通孔。如上所述的改进双重通孔刻蚀停止层交叠区通孔刻蚀的方法，其中，衬底上还形成有一第一有源区，使得第一保护膜层、第一应力膜层将第一有源区覆盖，在采用不同选择比的刻蚀方法刻蚀形成第一通孔的过程中同时分别依次打开层如上所述的改进双重通孔刻蚀停止层交叠区通孔刻蚀方法，其中，衬底上还形成有一第二有源区，使得第一保护膜层、第二保护膜层、第二应力膜层将第二有源区覆盖，在采用不同选择比的刻蚀方法刻蚀形成第一通孔的过程中同时分别依次打开层间绝缘介质层、第二力膜层、第二护膜层、第一保护膜层形成止于第二有源区的第三通孔。如上所述的改进双重通孔刻蚀停止层交叠区通孔刻蚀方法，其中，第一保护膜层以及第二保护膜层均通过淀积二氧化硅保护薄膜形成。如上所述的改进双重通孔刻蚀停止层交叠区通孔刻蚀方法，其中，第一晶体管为 NMOS管，第二晶体管为PMOS管。如上所述的改进双重通孔刻蚀停止层交叠区通孔刻蚀方法，其中，淀积产生张应力的第一应力膜层，刻蚀去除部分第二晶体管上方的第一应力膜层后，残留在第一晶体管上方的第一应力膜层向第一晶体管提供张应力；淀积产生压应力的第二应力膜层，刻蚀去除部分第一晶体管上方的第二应力膜层后，残留在第二晶体管上方的第二应力膜层向第二晶体管提供压应力。如上所述的改进双重通孔刻蚀停止层交叠区通孔刻蚀方法，其中，淀积产生张应力的氮化硅薄膜形成第一应力膜层，淀积产生压应力的氮化硅薄膜形成第二应本文档来自技高网...
【技术保护点】
【技术特征摘要】
【专利技术属性】
技术研发人员：俞柳江，
申请(专利权)人：上海华力微电子有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。