基于低压快速非挥发存储器及编程方法，在编程过程中，在控制栅极加正向电压以提供电子注入电场，源极和漏极接地，深N阱接地，控制P阱电压从高到低两段电压的变化来实现器件的编程；在控制栅极加正向电压Vgp以提供电子注入电场，源极接电压Vsp和漏极接电压Vdp，深N阱接电压Vnp，通过控制P阱电压从高到低两段电压的变化来实现器件的编程；P阱所加电压Vp1较高要使底部pn结和源漏pn结都处于正向偏压状态，因底部pn结处于正偏状态，有明显的电子电流会从深N阱向P阱方向移动，同时源漏区也有电子向P阱注入；电子以热电子方式进入浮栅，操作电压较低，而且编程电流大，具有低压快速的编程效果。
【技术实现步骤摘要】
本专利技术涉及一种针对半导体非挥发性存储器的编程方法，尤其是基于多阱浮栅结构的一种快速有效的低压编程方法。
技术介绍
闪存作为一种非挥发性的存储器件从专利技术以来得到了快速的发展，作为快速存储的典型代表他在如数码相机、U盘、手机等领域都有发挥了很好的应用价值，浮栅型结构的闪存单元在非挥发存储器领域一直被广泛应用，尤其是多阱工艺的浮栅结构，多阱工艺的浮栅结构有双阱工艺、三阱工艺等，如图1所示一种常见的结构，他包含P型衬底0，在P型衬底中注入形成深N阱1，在深N阱中再次通过注入形成P阱3，然后通过两个高浓度注入形成η+的区域作分别为漏极4和源极8，在源漏直接衬底表面从底部到顶层分别为底层介质7，浮栅6，顶层介质5，控制栅4。这种多阱结构被广泛应用于浮栅型闪存器件中，目的是为了降低器件之间的干扰，比如可以通过在深N阱加一个正向电压使ρη结反向偏压，起到有效隔离器件的作用，目前浮栅型结构仍然起着很重要的作用。并向着更小尺寸更低功耗进行发展。随着器件尺寸的不断缩小，要求器件的操作电压不能太高，传统的浮栅器件编程过程中可以通过在栅和衬底之间加一个正向偏压，电子通过FN隧穿形式进入氧化层，电子进入浮栅后使器件的阈值电压发生变化。如图2表示了该操作方式，这种编程方式电流小效率高，但是这种工作方式要求足够的隧穿电场，所以需要很高的操作电压，在设计过程中带来不便。而且隧穿带来的氧化层缺陷也容易导致一些可靠性问题。另外一种重要的编程形式是沟道热单子注入方式CHE (如图3)，操作过程中源漏加一个4V以上的电压，栅压大约在9V左右，电子在沟道运行过程中在栅压横向电场的作用下如果能量高于底层介质的势垒，就可以越过介质层势垒高度进入浮栅，在编程过程中漏端会有很大的一个电流，而且电流其中只有很少部分电子才可以进入浮栅存储层，所以效率不高。为了进一步降低操作电压提高编程速度一直是一个比较重要的研究问题。
技术实现思路
本专利技术目的是提出一种基于传统的浮栅闪存结构和基于低压快速非挥发存储器编程方法，尤其是基于多阱工艺结构的浮栅闪存结构，提出一种利用正偏ρη结电子注入编程方式，有效降低编程电压提高编程速度。本专利技术的技术方案是基于低压快速非挥发存储器及编程方法，低压快速编程方式所涉及的器件结构是1)采用P型半导体衬底02)半导体衬底中通过离子注入形成深N阱13)深N阱中通过注入形成顶层P阱24)P阱中通过注入形成η+源区及源极8和η+漏区及漏极3 5)在源漏区之间衬底表面从下到上依次为底层介质7，浮栅6，控制栅介质5，控制栅极4 ；其中深N阱与P阱形成底部pn结，而源漏两区和P阱形成两个pn结，称为源漏pn结。 在编程过程中，在控制栅极加一个正向电压以提供电子注入电场，源极8和漏极3 接地，深N阱1接地，通过控制P阱2电压从高到低两段电压的变化来实现器件的编程；在控制栅极4加一个正向电压Vgp，源极8接电压Vsp和漏极3接电压Vdp，深N阱1接电压 Vnp，通过控制P阱2电压从高到低两段电压的变化来实现器件的编程；编程各个端口波形参考示例图4 ；编程开始第一阶段，P阱2所加电压Vp1较高要使底部pn结和源漏pn结都处于正向偏压状态，第一阶段因底部Pn结处于正偏状态，有明显的电子电流会从深N阱1向P阱 2方向移动，同时源漏区也有电子向P阱2注入；编程第二阶段P阱2所加电压Vp2使源漏pn结处于反向偏压，在第二个电压阶段， P阱2的电压迅速反向，因为栅压已经存在，来自深N阱1的电子会更迅速的在P阱电压和栅极电压的驱动下以热电子的方式注入浮栅6，而源漏区注入的电子也会在反向pn结电场和栅极电场的驱动下反向运动，同样，如果电子能力足够高也会以热电子的方式注入浮栅 6，最终实现编程，使器件阈值发生明显的变化。从t = 0时刻起，栅极电压Vgp为IV 8V，脉冲宽度持续时间T3,源极跳变为Vsp， 脉冲宽度持续时间τ3，Vsp为OV 3V，漏端跳变为Vdp，脉冲宽度持续时间T3，Vdp为OV 3V,深N阱跳变为Vnp，脉冲宽度持续时间T3，Vnp为OV 3V，控制P阱电压首先跳变为Vp1, 脉冲宽度持续时间TnVp1为IV 4V，本阶段为第一阶段；在第二阶P阱电压从Vp1跳变为 Vp2,脉冲宽度持续时间T2，Vp2为-5V -IV，其中T1和T2两段时间总长度要小于或等于Τ3。 同时在编程过程中要求 Vpl > Vnp > Vp2, Vpl > Vsp > Vp2. Vpl > Vdp > Vp2。本专利技术的有益效果是由于整个操作过程中是基于热电子注入的原理，pn结正向情况下，通过较小的电压就可以获得大量的电子即较高的编程电流，电子只要能量大于介质层势垒就可以进入浮栅，这样也不需要很高的加速电场，另外在电子注入过程中电子来源是有源漏pn结和底层pn结，三个电子来源很大程度上可以增加编程速度，所以很好的实现了低压快速编程的效果。编程过程中没有高压操作，很好的改善了高压及其带来的可靠性问题。附图说明图1为本专利技术编程方式所涉及的器件结构。图2为传统的浮栅采用FN编程方式示意图。图3为传统的浮栅采用热电子注入CHE编程方式示意图。图4为本专利技术低压快速编程方式编程电压脉冲波形示例。图fe为本专利技术低压快速编程过程中第一阶段电子转移示意图。图恥为本专利技术低压快速编程过程中第二阶段电子转移示意图。图6a为本专利技术低压快速编程过程中电子转移能带图。图6b为本专利技术低压快速编程方式编程过程电子转移图。具体实施例方式下面根据附图详细说明非挥发存储器及低压快速编程方式的具体过程。本专利技术编程方式所涉及的器件结构为传统浮栅型器件结构，而且是基于多阱工艺的结构，器件结构如图1所示。其中具体包括P型半导体衬底0，半导体衬底中注入形成深 N阱1，深N阱中通过注入形成顶层P阱2，P阱中掺杂形成η+源极8和η+漏极3，在源漏极间的沟道正上方依次为隧穿氧化层7，浮栅6，顶层介质5，控制栅电极4。其中沟道下面双阱(深N阱，P阱)形成的底部ρη结，源区和漏区与P阱形成源漏ρη结，源极和漏极可以是采用对称的结构或非对称的结构。浮栅存储器一种经常用的编程方式是FN隧穿，如图2为浮栅存储器采用FN编程方式示意图，在编程的过程中通过在栅极4加一个编程高压(15V)，P阱2接地，源极8和漏极3接地，栅极4所加电压要能够在底层介质7两面施加足够高的电场才能使电子发生隧穿进入浮栅6，编程电压往往要高达15V。另外一种较为常用的闪存编程方式为沟道热电子注入方式(CHE)，如图3为浮栅存储器采用热电子(CHE)编程方式示意图，该操作方式还广泛用于诸如纳米晶等电荷俘获型存储器件，编程过程中在栅极4加一个电压约9V，P阱2和源极8接地，漏端3加一个大于3. 2V的电压，如4. 5V。电子在沟道加速的过程中能量高于底层介质7势垒的电子就可以在栅极电场的驱动下越过底层介质7进入浮栅6，使器件阈值发生变化。该编程过程中因为栅压高压器件阈值电压，沟道电流很大，所以编程过程中漏端电流很大，另外，电子中很大一部分是作为暗电流流过漏端，只有一小部分电子可以进入浮栅，效率比较低。本专利技术所述一种快速低压编程方式结合了低压和快速编程的优点，通过采用多阱结构，利用底部Pn结和源漏ρη结电子注入，可以实现很本文档来自技高网...
【技术保护点】
【技术特征摘要】
【专利技术属性】
技术研发人员：闫锋，夏好广，徐跃，卜晓峰，吴福伟，马浩文，吴春波，
申请(专利权)人：南京大学，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。