【技术实现步骤摘要】
本专利技术属于LED芯片外延生长
,具体涉及。
技术介绍
外延生长中降低位错密度至关重要,这种缺陷严重限制了 UV LED、UV探测器以及激光器等性能的进一步提高。目前,主要通过侧向外延生长技术就是为减少生长层中的穿透位错密度,首先在传统的衬底(蓝宝石、SiC、Si等)上生长一定厚度的GaN外延层,其次, 采用化学气相外延(CVD)或等离子辅助的化学气相沉积(PECVD)沉积一定厚度的SiO2或 SiN作为掩膜层。在SiOdi刻过程中需用标准的光刻技术和刻蚀技术制备,蚀刻后表面形成具有周期性台面和凹槽,然而这种周期性台面和凹槽在后续生长中容易产生二次位错, 不能完全消除。
技术实现思路
为了克服上述现有技术的缺点,本专利技术的目的在于提供,采用该方法研磨抛光并进行酸洗后表面没有形成周期性台面和凹槽,而且在二次生长中没有出现侧向外延生长,后续生长不会产生二次位错。为了达到上述目的,本专利技术采用如下技术方案,包括如下步骤步骤1 采用金属有机化学气相沉积法在传统蓝宝石、SiC或Si衬底上生长1 2um的外延层1,外延层1的表面出现位错2 ;步骤2 将步骤1生长外延层后的外延片放入NaOH饱和溶液中,在50 80°C下浸泡5 lOmin,再用去离子水冲洗并甩干,将冲洗并甩干后的外延片采用等离子体辅助化学气相沉积法沉积0. 5 Ium厚度的S^2或SiN作为掩膜层3,同时掩膜层3填充在位错2 中;步骤3 将步骤2沉积掩膜层后的GaN外延片进行研磨抛光,直至抛光至外延层1, 然后将外延片用硫酸双氧水水的体积比为5 1 1的混合溶液在50 80°C下浸泡 5 ...
【技术保护点】
【技术特征摘要】
1.一种防止外延层生长二次位错的方法,其特征在于包括如下步骤步骤1 采用金属有机化学气相沉积法在传统蓝宝石、SiC或Si衬底上生长1 2um的外延层(1),外延层(1)的表面出现位错O);步骤2 将步骤1生长外延层后的外延片放入NaOH饱和溶液中,在50 80°C下浸泡 5 lOmin,再用去离子水冲洗并甩干,将冲洗并甩干后的外延片采用等离子体辅助化学气相沉积法沉积0. 5 Ium厚度的S^2或SiN作为掩膜层(3),同时掩膜层(3)填充在位错 ⑵中;步骤3 将步骤2沉积掩膜层后的外延片进行研磨抛光,直至抛光至外延层(1),然后将外延片用硫酸双氧水水的体积比为5:1:1的混合溶液在50 80°C下浸泡5 lOmin,随后用去离子水冲洗并甩干,随后用HCl H2O的体积比为1 5的酸溶液在50 80°C下浸泡5 lOmin,再用去离子水冲洗并甩干,最后再进行后续生长。2.根据权利要求1所述的方法,其特征在于所述的所述的等离子体辅助化学气相沉积法,沉积条件为镀率为10 15nm/min ;功率为15 ^KW ;氧气流量为0. 5 0. 7sccm ; 温度为250 280°C ;电子束电流为50 70mA。3.根据权利要求1或2所述的方法,其特征在于包括如下步骤步骤1 采用金属有机化学气相沉积法在传统蓝宝石、SiC或Si衬底上生长Ium的GaN 外延层(1),GaN外延层⑴的表面出现位错(2);步骤2 将步骤1生长外延层后的GaN外延片放入NaOH饱和溶液中,在50°C下浸泡 IOmin,再用去离子水冲洗并甩干,将冲洗并甩干后的GaN外延片采用等离子体辅助化学气相沉积法沉积0. 5um厚度的SiO2或SiN作为掩膜层(3),同时掩膜层(3)填充在位错(2) 中,等离子体辅助化学气相沉积法沉积条件为镀率为lOnm/min ;功率为15KW ;氧气流量为 0. 5sccm ;温度为250°C ;电子束电流为50mA ;步骤3 将步骤2沉积掩膜层后的GaN外延片进行研磨抛光,直至抛光至GaN外延层 (1),然后将GaN外延片用硫酸双氧水水的体积比为5 1 1的混合溶液,在50°C下浸泡lOmin,随后用去离子水冲洗并甩干,随后用HCl H2O的体积比为1 5的酸溶液在 50°C下浸泡lOmin,再用去...
【专利技术属性】
技术研发人员:刘波波,白俊春,李培咸,王省莲,廉大桢,王晓波,
申请(专利权)人:西安中为光电科技有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。