本发明专利技术提出一种具有漏极轻掺杂(lightly?doped?drain，LDD)结构的金属氧化物半导体(metal?oxide?semiconductor，MOS)元件的制造方法，包含：提供第一导电型的基板；于基板中形成绝缘结构以定义元件区；于元件区中形成栅极结构，栅极结构包括介电层、堆叠层、与栅极结构外部侧壁上的间隔层；将第二导电型杂质，以加速离子形式，与基板表面成倾斜角度，植入基板，以形成漏极轻掺杂结构，其中，部分加速离子穿越间隔层植入基板，形成漏极轻掺杂结构中位于间隔层下方的部分；以及将第二导电型杂质，以加速离子形式，植入基板，以形成源极与漏极。
【技术实现步骤摘要】
本专利技术涉及一种金属氧化物半导体元件的制造方法，特别是指一种。
技术介绍
图1A-1E显示现有技术具有LDD结构的MOS元件的制造方法，如图IA所示，提供一基板11，例如为P型硅基板，并于基板11中形成绝缘结构12，例如为区域氧化(local oxidation of silicon, LOCOS)结构，以定义元件区100。接下来，请参阅图1B，于元件区 100中，形成栅极结构中的介电层13a与堆叠层13b。然后，如图IC所示，以离子植入技术， 将杂质，例如但不限于为N型杂质，以加速离子的形式，植入基板11中，由于绝缘结构12、栅极结构中介电层13a与堆叠层13b、以及光罩的屏蔽，离子植入的区域将形成LDD结构14。 之后，于介电层13a与堆叠层1 外围侧壁上，形成间隔层13C，如图ID所示，间隔层13C的材质例如可为氧化硅、氮化硅、或两者的组合，并因间隔层13c的屏蔽，在接下来的制程中， 如图IE所示，以离子植入技术，将杂质，例如为N型杂质，以加速离子的形式，植入基板11 中，以形成源极与漏极15，杂质将不会掺杂到间隔层13c下方的基板11中。其中，源极与漏极15的N型杂质掺杂浓度，约在IO15 IOlfVcm2的数量级，而LDD结构14的N型杂质掺杂浓度，约在IO12 IO1Vcm2的数量级。这种具有LDD结构的MOS元件的N型杂质掺杂浓度梯度，可用来减低MOS元件的漏极在元件区100中的电场强度分布，用以克服热载子效应(hot carrier effect) 0上述现有技术，需要用到两个光罩制程，才能完成LDD结构14与源极和漏极15， 制造成本较高，且两道掺杂杂质制程中间，包含形成间隔层13c的其它制程步骤，如沉积、 蚀刻、以及热制程等步骤，这使两道掺杂杂质的热扩散后的范围较难控制。美国专利US 5，966，604提出一种，可将形成LDD结构14与源极与漏极15的步骤整合至形成间隔层13c之前，但这一方面使热预算 (thermal budget)的额度减少，且该专利技术是利用相反导电型的杂质来调整浓度，增加了杂质于元件中在控制上的复杂性。此外，上述两种现有技术的杂质分布梯度只有两种不同的深度，且随着元件尺寸的缩小，LDD结构14与源极与漏极15的深度需要越来越浅，所需的离子植入能量也跟着越来越低，对离子植入技术来说，加速电压越来越低的植入技术，就越加难以达到MOS元件制程所需要的准确度。有鉴于此，本专利技术即针对上述现有技术的不足，提出一种，不仅能够节省光罩，改善掺杂杂质热预算；并且通过缓和杂质分布梯度，进一步改善热载子效应，又能解决离子植入技术中，低能量植入的精确度问题
技术实现思路
本专利技术目的在于克服现有技术的不足与缺陷，提出一种，能够节省光罩，改善掺杂杂质热预算；并且通过缓和杂质分布梯度，进一步改善热载子效应，又能解决离子植入技术中，低能量植入的精确度问题。为达上述目的，本专利技术提供了一种，包含提供一第一导电型的基板；于该基板中形成绝缘结构以定义一元件区； 于该元件区中形成一栅极结构，该栅极结构包括介电层、堆叠层、与栅极结构外部侧壁上的间隔层；将第二导电型杂质，以加速离子形式，与该基板表面成一倾斜角度，植入该基板，以形成漏极轻掺杂结构，其中，部分加速离子穿越间隔层植入该基板，形成该漏极轻掺杂结构中位于该间隔层下方的部分；以及将第二导电型杂质，以加速离子形式，植入该基板，以形成源极与漏极。在其中一种实施型态中，该第一导电型为P型，且第二导电型为N型。而在另一种实施型态中，该第一导电型为N型，且第二导电型为P型。在其中一种实施型态中，该绝缘结构可为一区域氧化结构或一浅沟槽绝缘 (shallow trench isolation, STI)结构。在其中一种较佳的实施型态中，该倾斜角度介于30度与90度之间。上述，还包含将该基板在水平面上旋转至少一旋转角度，将具有第二导电型的杂质，以加速离子形式，与该基板表面成该倾斜角度，植入该基板，以形成对称于该栅极结构的漏极轻掺杂结构，其中，部分加速离子穿越间隔层植入该基板。上述，在其中一种较佳的实施型态中，该旋转角度为90度、180度、或270度。在其中一种实施型态中，该形成漏极轻掺杂结构与形成源极与漏极的步骤，共享同一光罩定义掺杂区域。在其中一种实施型态中，该形成漏极轻掺杂结构与形成源极与漏极的步骤，是以全面性植入方式，利用该栅极结构与绝缘结构定义掺杂区域。下面通过具体实施例详加说明，当更容易了解本专利技术的目的、
技术实现思路
、特点及其所达成的功效。附图说明图1A-1E显示现有技术具有LDD结构的MOS元件的制造方法图2A-2E标出本专利技术的第一实施例的剖视图2F标出本专利技术的第二实施例的剖视图。图中符号说明11基板12绝缘结构12aSTI绝缘结构13a介电层13b堆叠层13c间隔层14 LDD结构14a,14b,15a 加速离子15 源极与漏极具体实施例方式本专利技术中的图式均属示意，主要意在表示制程步骤以及各层之间的上下次序关系，至于形状、厚度与宽度则并未依照比例绘制。请参阅图2A-2E的剖面流程图，显示本专利技术的一个实施例，本实施例显示。如图2A所示，首先提供一基板11，例如但不限于为P型或N型硅基板，接着于基板11中形成绝缘结构12，以定义元件区100，如本图所示，元件区100定义于绝缘结构12之间，绝缘结构12可以为区域氧化(LOCOS)或浅沟槽绝缘(STI)制程技术所形成，在本实施例中，绝缘结构12例如为LOCOS结构。接下来， 如图2B所示，于元件区100中形成栅极结构的一部分，包含介电层13a与堆叠层13b。接下来，与现有技术不同的是，本实施例并不在此时形成LDD结构14或/及源极与漏极15，而是如图2C所示，形成栅极结构的间隔层13c。栅极结构的形成方式与材质有各种作法，为本领域技术人员所熟知，因非本案重点，故不予赘述。再接下来，如图2D所示，以离子植入技术，将杂质，例如为P型或N型杂质，以加速离子的形式，如本图中虚线箭号Ha所示意，与基板11表面成一倾斜角度，植入基板11中， 以形成漏极轻掺杂结构14。需要说明的是当基板11为N型时，使用P型杂质；当基板11 为P型时，则使用N型杂质。由于绝缘结构12、栅极结构中介电层13a与堆叠层13b、或/ 及光罩的遮蔽，离子植入的区域将形成LDD结构14。而加速离子与基板11表面成的倾斜角度，较佳的实施方式为倾斜角度介于30度与90度之间。另外，部分的加速离子会撞击间隔层13c，因为离子加速度、种类、倾斜角度、间隔层13c的厚度与材质等因素影响，不同加速离子撞击间隔层13c后达到的深度并不相同，在间隔层13c下方的基板11中，杂质的分布梯度如图2D中小图所示意，由小图可以看出，越靠近栅极结构的介电层13a，也就是MOS元件通道的内部，杂质分布的深度越浅，这有益于改善热载子效应。并且，由于加速离子需要克服间隔层13c，因此离子植入技术需要以较大的加速电压来加速离子，这样，对需要分布在较浅深度的LDD结构14来说，可改善离子植入技术在较小加速电压时，精确度不佳的问题。从一个方向植入之后，较佳方式是将基板11在水平面上旋转至少一旋转角度，旋转角度例如为90度、180度、270度、或两种以上的上述旋转角度，并将待掺本文档来自技高网...
【技术保护点】
【技术特征摘要】
【专利技术属性】
技术研发人员：黄宗义，杨清尧，
申请(专利权)人：立锜科技股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。