第一逻辑状态在电平转换器(225)的第一输出处为第一输出电压电平，该第一输出电压电平响应于第一逻辑状态而选择第一负调节电压电平。负供电电压开始于第一电势并且减小到第一负调节电压电平。第一输出电压电平随着负供电电压减小而减小。电平转换器(225)的第一输出响应于负供电电压达到第一负调节电压电平而从第一逻辑状态切换到第二逻辑状态。以第二输出电压电平提供第二逻辑状态，该第二输出电压电平为负调节电压选择第二负调节电压电平。电平转换器的第一输出维持在第二逻辑状态但是电压减小。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术一般涉及电子电路，并且更具体地，涉及电子电路中的负电压生成。
技术介绍
电子电路中利用负电压。例如，在可编程存储器中利用负电压擦除非易失性存储器单元。为电子电路生成负电压会对电路设计者提出挑战，在于用于生成负电压的器件的栅氧化物易于受到过应力。图1是现有技术的电平转换器(level shifter)的电路图。电平转换器101包括反相器 103、107、111 和 116，NAND 门 105、109 和 114，P 沟道晶体管 115、117、119 和 121，以及N沟道晶体管123和125。P沟道晶体管115、117、119和121以及N沟道晶体管123和 125组成锁存电路113。在操作中，电平转换器101取其输入处(IN)处的电压并且在其输出(OUT)处锁存相同的逻辑状态。在一个示例中，IN信号具有0至3. 3V的电压信号范围，并且OUT信号具有Vneg至3. 3伏特的电压信号范围。在值被锁存之后，Vneg电压从0伏特降低到负值(例如，-4伏特)，同时维持输出的逻辑状态。在电压电平已降低之后，使保护模式(PM)信号生效，该保护模式信号使得反相器111和116的输出均被驱动至它们的低电压轨的电压电平 (例如，0伏特)。在使PM信号生效的情况下，输出(OUT)的“高”逻辑电压电平从3. 3的电压下降到0伏特(反相器111和116的低电压负轨的值)，同时仍然维持逻辑状态。然后， Vneg减小到更低的电压电平。利用该电路，一 Vneg降低，输出就不能改变逻辑状态。附图说明通过参照附图，本专利技术可以得到更好的理解，并且将使得其大量的目的、特征以及优点对本领域技术人员来说变得明显。图1是现有技术的电平转换器的电路图。图2是根据本专利技术的一个实施例的电子电路的一部分的电路图。图3是根据本专利技术的一个实施例的流程图。图4是根据本专利技术的一个实施例的电平转换器的电路图。在不同的图中使用相同的附图标记表示相同的项，除非相反地指出。图不一定是按比例绘制的。具体实施例方式以下阐述了用于实现本专利技术的模式的详细描述。该描述旨在说明本专利技术，而不应认为是限制性的。这里描述了用于为电子电路生成负电压的电路。在一个示例中，通过电平转换器生成负电压，该电平转换器可以在其输出的低逻辑电压电平已被降低之后改变逻辑状态。 这允许逻辑电路在负电压处于中间负值时工作并且改变状态。利用该配置，可以调节电荷泵以产生中间调节的负电压电平和最终调节的负电压电平，与使用另外的负电压源作为电压输入相对地，该最终调节负电压电平具有由电路生成的作为电压输入的负电压。图2是根据本专利技术的一个实施例的电子电路的图。在所示出的实施例中，电子电路200包括负电压生成电路201和利用所生成的负供电电压(Vneg)用于存储器操作的存储器阵列203。在一个实施例中，阵列203利用Vneg作为电压基准，用于生成负电压以擦除阵列203的非易失性存储器单元。然而，在其他实施例中，存储器阵列203可以是另一类型的存储器和/或以其他方式使用负电压。另外，在其他实施例中，电子电路200可以是或者包括使用Vneg的其他类型的电路，诸如运算放大器和模拟数字转换器。电路201包括负电荷泵207，其以负电势驱动其输出，从而降低Vneg的电压。在一个实施例中，泵207是迪克森(Dickson)型电荷泵。泵207由使能信号来使能。当使能时， 电荷泵在使PUMP信号生效时生成负电荷。电路201包括比较器和用于控制PUMP信号的生效的电流路径211。路径211包括电流源210以及与节点216串联耦合的电阻器213、215 和217。在操作期间，比较器将节点212的电压与地电势进行比较，以确定是否使PUMP信号生效。在一个实施例中，电阻器被实现为“连接有二极管的”晶体管。在其他实施例中，它们可以被实现为多晶硅电阻器。电路201包括旁路晶体管219和221，用于为路径211中的旁路电阻器提供路径， 以在操作期间选择性地设置Vneg的调节电压电平。旁路晶体管219和221的导通分别由电平转换器223和225来控制。电平转换器 223和225能够在操作期间转换它们的输出的高逻辑电压电平和低逻辑电压电平。另外，当低逻辑电压电平已从地电势切换到负电压电平时，电平转换器223和225能够切换逻辑状态。电平转换器223和225均从Vneg控制电路227接收输入信号(L2和Li)，以分别控制晶体管219和221的晶体管导通状态。信号Ll和L2具有表示不导通逻辑状态的、3. 3 伏特的高逻辑电压电平以及表示导通逻辑状态的、0伏特的低逻辑电压电平。导通和不导通逻辑状态的电压电平与P沟道晶体管219和221的栅电极的导通状态和不导通状态的电压电平相关联。Vneg控制电路227在电路201的操作期间生成Ll和L2信号。操作期间的L2信号的电压电平基于Vneg的期望最终负电压电平。该值通过NEG SEL信号被提供到电路227， 其中NEG SEL信号在一个实施例中是从电子装置控制电路(未示出)提供的。当晶体管 219不导通(并且晶体管221也不导通)时，Vneg被调节为比晶体管219导通时的电压更低的电压电平(负的更多的电压电平)。在一个实施例中，当晶体管219不导通时，Vneg被调节为-9伏特，而当晶体管219导通时，Vneg被调节为_8伏特。晶体管219用于减小路径211的电阻。一些实施例不包括晶体管219、电阻器213以及电平转换器223。然而，其他实施例可以包括另外的旁路路径(未示出)，以提供另外的可选择的最终负电压电平。在这样的实施例中，另外的电阻器(未示出)将位于节点212与电阻器213之间，并且旁路晶体管 (未示出)将具有连接到节点212的一个电流端子和连接到电阻器213与另外的电阻器之间的节点的另一电流端子。另外的晶体管的栅极将由与电平转换器223类似的电平转换器 (未示出)来控制。控制电路227包括用于为电荷泵207提供ENABLE信号的输出。在一个实施例中， 控制电路227位于集成电路中的连续位置，而在其他实施例中，可以分布在集成电路中的不同位置。在一个实施例中，电路227包括用于实现包括状态机的功能的逻辑，但是在其他实施例中，可以包括其他类型的电路以及实现其他类型的功能。电路201还包括用于提供当Vneg已达到中间负电压电平时的指示(IV)的中间电压检测电路209。在一个实施例中，该指示是由SR锁存器提供的，该SR锁存器在已使 ENABLE信号生效之后，在PUMP信号第一次转变为无效状态时进行锁存。图3是阐述电路201的操作的流程图，用于将Vneg从0伏特偏置为中间调节负电压电平，并且然后偏置为最终调节负电压电平。在操作301中，晶体管221置于导通状态。 这通过电路227将Ll驱动为低逻辑电压电平(0伏特)来实现，将Ll驱动为低逻辑电压电平(0伏特)将信号LlO驱动为低电压电平(Vneg)，该低电压电平在操作301期间为0伏特。另外，此时，取决于Vneg的最终期望负电压电平，使得晶体管219导通或不导通。通过将信号L2置于相应的逻辑电平而使得晶体管219导通或者不导通，以控制电平转换器223 的输出。在操作303处，使ENABLE信号生效，以使得电荷泵207开始调节节点216。由于 本文档来自技高网...
【技术保护点】
１．一种方法，包括：在电平转换器的第一输出处以第一输出电压电平提供第一逻辑状态，所述第一输出电压电平响应于所述第一逻辑状态而选择第一负调节电压电平；生成负供电电压，所述负供电电压开始于第一供电电压电平并且减小到所述第一负调节电压电平；响应于所述负供电电压达到所述第一负调节电压电平而将所述电平转换器的所述第一输出从所述第一逻辑状态切换到第二逻辑状态，其中，以选择第二负调节电压电平的第二输出电压电平来提供所述第二逻辑状态；响应于所述切换，将所述负供电电压从所述第一负调节电压电平调整为所述第二负调节电压电平。
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：J·乔伊，D·W·克鲁迪姆斯基，P·桑吉瓦拉奥，
申请(专利权)人：飞思卡尔半导体公司，
类型：发明
国别省市：US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。