【技术实现步骤摘要】
【国外来华专利技术】
本公开总的来说涉及数据处理系统，更具体地，涉及用于统一高速缓存(unified cache)的错误检测方案。
技术介绍
典型地在数据处理系统中使用统一高速缓存来存储多个类型的信息，诸如指令信 息和数据信息(例如，操作数信息)。用于这些统一高速缓存的错误检测提高了可靠性。通 常使用错误检测码(EDC)、错误校正码(ECC)和奇偶保护类型来为存储器提供错误检测和/ 或错误校正。然而，对统一高速缓存使用EDC/ECC是成问题的。尽管EDC或ECC典型地与 使用奇偶校验相比支持更高级别的错误检测，但是极大地增加了统一高速缓存的复杂性并 且降低了性能。尽管某些用户与其它相比更为注重错误检测并且希望牺牲某些性能来获得 一定级别的安全认证。但是其他用户对于错误检测不是如此迫切的，并且因此不希望为额 外的错误检测能力牺牲性能。这些冲突的需求进一步增加了在设计统一高速缓存时面对的 困难。附图说明借助于示例说明了本专利技术，并且本专利技术不限于附图，在附图中相同的附图标记表 示相似的元件。出于简单和清楚的目的示出了图中的元件，并且其并不必然依比例绘制。图1以框图形式示出了根据本专利...
【技术保护点】
１．一种数据处理系统，包括：处理电路，用于执行多个数据处理指令；统一高速缓存存储器，其耦接到所述处理电路，用于存储由所述处理电路处理的数据和指令，所述统一高速缓存存储器包括多个集，每个集包括多路，每一路包括一个或更多个信息字段；以及高速缓存存储器控制电路，其耦接到所述统一高速缓存存储器，并且包括用于分配控制的控制寄存器，用以控制将所述多路中的每一路分配用于下列中的一个：（１）第一类型的信息、（２）第二类型的信息、或者（３）第一类型的信息和第二类型的信息两者，所述高速缓存存储器控制电路进一步基于所述控制寄存器指示的分配控制，单独地控制从多个错误检测类型中选择用于所述统一高速缓...
【技术特征摘要】
【国外来华专利技术】...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。