【技术实现步骤摘要】
本专利技术涉及在集成电路中的数据存储，还涉及在启动或者复位期间，包括在上电 和存在着电压电源噪声的待机模式中，确保该数据存储的初始状态的完整性。
技术介绍
许多集成电路都包括触发器或者锁存器，这有助于执行各种时序的逻辑功能。同 样，静态RAM也能够用于构成电路的功能。当开启集成电路的电源时，对于电路的正常操作 来说，很重要的是，这些存储元件都假设具有确定的初始状态并且在开始任何功能操作之 前将指定的数据进行正确的载入。如果在启动的条件下存在着问题，则有可能使得存储元 件的状态从所希望的初始状态空翻，并且会存储不正确的数据，这样就会在后续的器件操 作中产生错误。一般来说，经常是难以知道存储元件是否已经正确地假设它们所希望的初 始状态以及该数据已经正确的载入，因为在器件操作中的功能性差错有时是相当敏感的。 因此，希望这些存储元件至少部分能够具有启动条件问题的冗余以及在器件操作期间的电 压电源噪声的冗余，使得这些存储元件仍能输出正确的数值。本专利技术的目的是提供一种数据存储电路，该数据存储电路通常能够在电路操作开 始之前的启动过程中以及在存在着电压电源噪声的器件操作期...
【技术保护点】
１．一种故障冗余数据存储电路，包括：多个存储元件，各个存储元件经配置以在上电或者复位时假设一个逻辑值０，各个存储元件具有时钟输入、数据输入和数据输出，所有的所述存储元件的时钟输入都连接着共用的时钟输入线，所有的所述存储元件的数据输入都连接着数据存储电路的共用的数据信号线；以及，一个逻辑门电路，它具有一组连接着所有所述存储元件的各个数据输出的输入，所述逻辑门电路具有一个输出以在所述上电或者复位时提供一个逻辑值０，除非所有的存储元件在所述上电或者复位时都故障。
【技术特征摘要】
...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。