具有极性控制的每单元多比特（ＭＢＣ）的非易失性存储器设备和系统及其编程方法技术方案

一种每单元多比特（ＭＢＣ）非易失性存储器设备、方法和系统，其中用于写数据到存储阵列或者从存储器阵列读取数据的控制器通过下述操作来控制数据的极性，即，选择性地反相数据字来最大化（Ｍ－１）个虚拟页面内要被编程的比特数，并且选择性地反相数据字来最小化第Ｍ虚拟页面内要被编程的比特数，其中Ｍ是每单元的比特数。当数据字被反相时，设置相应的极性控制标志。当从Ｍ个虚拟页面读取时，根据对应的极性标志选择性地反相数据。这减少了最高阈值电压编程状态的数量。这提供了编程单元阈值电压的紧密分布，减小的电力消耗、减小的编程时间和增强的装置可靠性。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术总地涉及非易失性存储器系统，更具体地，涉及具有数据极性控制的非易 失性每单元多比特(MBC)的存储器系统。
技术介绍
在传统的每单元单比特的存储器装置中，存储单元呈现两种信息存储状态中的一 种，或者“打开”状态或者“关闭”状态。“打开”或者“关闭”的二值状况限定了信息的一个 比特。结果，能够存储η比特数据的存储器装置需要(η个)独立的存储单元。增加使用每单元单比特存储器装置存储的比特数目需要以与所要存储的数据比 特数目一对一的方式增加存储单元的数量。用于增加在包括单比特容量单元的存储器装 置中存储的存储比特的数量的方法依赖于以下技术例如制造包括更多存储单元的较大芯 片、或者使用改进的光刻技术来构建更小的存储单元。减少存储单元的尺寸使得在给定面 积的单个芯片上能够放置更多的单元。每单元单比特的替代设计是在单个存储单元中存储数据的多个比特。已经遵循上 述方法的一种存储器是电可擦并且可编程的装置，称为闪速存储单元。在闪速单元中，通过 在合适的时间段内施加合适的电压到装置的源极、漏极和控制栅极来执行编程。这导致电 子从沟道区穿隧至浮栅或者从沟道区注入到浮栅。驻留在浮栅的电荷的数量决定了在控制 栅极上为使得装置在源极和漏极区域之间导电所需的电压。该电压被称为单元的阈值电 压vth。导电表示装置的“打开”或者被擦除的状态，并且对应于1的逻辑值。“关闭”或被 编程的状态中，电流在源极和漏极区域之间不导通，并且该状态对应于0的逻辑值。通过将 单元的阈值电压设置为合适的数值，对于一组给定的施加电压该单元可以是导电或者不导 电。因此，通过确定在一组给定的施加电压下单元是否导电，可以发现该单元的状态(被编 程或者被擦除)。通过在装置内建立多个、不同的阈值电压水平可产生每单元多比特(MBC)的闪速 存储单元。每个不同的阈值电压对应于一组数据比特。这允许多比特的二进制数据被存储 到同一存储单元。当读取存储单元的状态时，每个单元具有二进制解码值，该二进制解码值 对应于一个数值，该数值依赖于在单元的当前阈值电压水平下该单元的导电状况。该阈值 电压水平指示表示被编程到该单元的数据的比特组，对于该阈值电压水平，该单元与具有 预选的输入值的感应放大器相比较。适合的数据存储要求MBC存储单元的多个阈值电压水 平以足够的量彼此区分，以使得单元的水平能够以明确的方式被编程或者被擦除。被编程 到存储单元的数据和该单元的阈值电压水平之间的关系依赖于适用于该单元的数据编码 方案。在编程MBC存储单元时，目的在于在合适的时间段内施加编程电压来在浮栅中存 储足够的电荷以将阈值电压置为期望的水平。该水平表示与待编程到该单元中的数据的编 码相对应的该单元状态。但是，将双状态(1比特)单元的阈值电压范围分为多个阈值电压 水平减少了水平之间的裕度(阈值电压的差)。这需要使系统设计容差更紧密并减小编程 操作噪声裕度，以使得可以区分相邻的水平并减小编程误差。但是，使编程和读取操作阈值 电压窗口更紧密已经导致编程过程变慢，并且引入了存储器系统误差的另外的潜在源。2005 年 8 月 30 日授予给 Hosono 等的名称为 “Non-volatiIekmiconductor Memory (非易失性半导体存储器)”的美国专利No. 6，937，510，提供了一种对具有每单元多 个比特(MBC)的存储单元的非易失性半导体装置进行编程和从中读取数据的方法和设备， 该专利通过引用包含于此。但是，与其它公知的方法相比，该方法导致编程时间、电力消耗和编程状态的数量 的增加，且编程状态必须被遍历。因此，需要研发使用MBC存储单元的改进的设备、方法和系统以及使用这样的改 进的MBC存储单元的非易失性存储器装置和系统。
技术实现思路
本专利技术的目的在于提供一种使用MBC存储单元的设备、方法和系统，该MBC存储单 元减少用于编程给定字段数据的最高编程状态的数量。根据本专利技术的一个方面，提供了一种每单元多比特(MBC)的非易失性存储器设 备，其包括具有一个或多个电可擦的块的存储阵列。所述块包括一个或多个可重复编程的 页面。所述可重复编程的页面包括共享公共字-线的上部和下部页面。所述上部和下部页 面包括各自的上部和下部数据字段。所述上部和下部数据字段包括各自的MBC存储单元的 虚拟上部和下部单元。所述MBC存储单元具有各自的阈值电压，所述阈值电压可从最低电 压水平顺序编程到第一水平、第二水平、第三水平或第四水平中所选择的一个。编程下部单 元包括将各自的阈值电压从第一阈值电压水平编程到第二阈值电压水平。编程上部单元包 括将各自的阈值电压从第一阈值电压水平编程到第四阈值电压水平或者从第二阈值电压 水平编程到第三阈值电压水平。该设备还包括控制器，用于写数据到所述存储阵列，其中所 述控制器选择性地反相数据来最大化要被编程的下部页面内的比特数，并且选择性地反相 数据来最小化各自的上部页面内要被编程的比特数。根据本专利技术的另一方面，提供了一种包括每单元多比特(MBC)的非易失性存储器 设备的系统，每单元多比特(MBC)的非易失性存储器设备包括包括一个或多个电可擦的 块的存储阵列。所述块包括一个或多个可重复编程的页面。所述可重复编程的页面包括共 享公共字-线的上部和下部页面。所述上部和下部页面包括各自的上部和下部数据字段。 所述上部和下部数据字段包括各自的MBC存储单元的虚拟上部和下部单元。所述MBC存储 单元具有各自的阈值电压，所述阈值电压可从最低电压水平顺序编程到第一水平、第二水 平、第三水平或第四水平中所选择的一个。编程下部单元包括将各自的阈值电压从第一阈 值电压水平编程到第二阈值电压水平，编程上部单元包括将各自的阈值电压从第一阈值电 压水平编程到第四阈值电压水平或者从第二阈值电压水平编程到第三阈值电压水平。该系 统还包括控制器，用于写数据到所述存储阵列，其中所述控制器选择性地反相数据来最大化要被编程的下部页面内的比特数，并且选择性地反相数据来最小化各自的上部页面内要 被编程的比特数。根据本专利技术的另一方面，提供了一种包括每单元多比特(MBC)的非易失性存储器 设备的系统，每单元多比特(MBC)的非易失性存储器设备包括具有一个或多个电可擦的块 的存储阵列。所述块包括一个或多个可重复编程的页面。所述可重复编程的页面包括共享 公共字-线的上部和下部页面。所述上部和下部页面包括各自的上部和下部数据字段。所 述上部和下部数据字段包括各自的MBC存储单元的虚拟上部和下部单元。所述MBC存储单 元具有各自的阈值电压，所述阈值电压可从最低电压水平顺序编程到第一水平、第二水平、 第三水平或第四水平中所选择的一个。编程下部单元包括将各自的阈值电压从第一阈值电 压水平编程到第二阈值电压水平，编程上部单元包括将各自的阈值电压从第一阈值电压水 平编程到第四阈值电压水平或者从第二阈值电压水平编程到第三阈值电压水平。该系统还 包括控制器，用于写数据到所述存储阵列，其中所述控制器选择性地反相数据来最大化要 被编程的下部页面内的比特数，并且选择性地反相数据来最小化各自的上部页面内要被编 程的比特数。根据本专利技术的又一方面，提供了一种编程每单元多比特(MBC)非易失性存储器中 的下部页面和上部页面的方法，所述方法包括下列本文档来自技高网...

【技术保护点】
一种每单元多比特（ＭＢＣ）的非易失性存储器设备，包括：　　存储阵列，包括电可擦的块；　　所述块包括可重复编程的页面；　　所述可重复编程的页面包括共享公共字－线的上部和下部页面；　　所述上部和下部页面包括各自的上部和下部数据字段；　　所述上部和下部数据字段包括ＭＢＣ存储单元各自的虚拟上部和下部单元；　　所述ＭＢＣ存储单元具有各自的阈值电压，所述阈值电压可从最低电压水平顺序编程为第一水平、第二水平、第三水平或第四水平中所选择的一个，　　其中编程下部单元包括将各自的阈值电压从第一阈值电压水平编程为第二阈值电压水平，和　　编程上部单元包括将各自的阈值电压从第一阈值电压水平编程为第四阈值电压水平或者从第二阈值电压水平编程为第三阈值电压水平；以及　　控制器，用于写数据到所述存储阵列，其中所述控制器通过下述操作来控制极性，即，选择性地反相数据字来最大化要被编程的下部页面内的比特数，并且选择性地反相数据来最小化在各自的上部页面内要被编程的比特数。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：金镇祺，
申请(专利权)人：莫塞德技术公司，
类型：发明
国别省市：CA