存储器阵列以及存储器阵列方法技术

一种存储器阵列以及存储器阵列方法，该存储器包括由多行以及多列组成的多个存储器单元。上述多列中至少一列包括：一第一电源供应节点用以提供一第一电压，一第二电源供应节点用以提供一第二电压，多个内部供应节点耦接在一起并用以接收上述第一电压或上述第二电压之一并提供至一列的多个存储器单元中，多个内部接地节点耦接在一起并用以提供至少二电流路径于一列中的多个存储器单元。本发明专利技术能够节省功率。

【技术实现步骤摘要】

本说明书所披露主要涉及一种具有二供应电源的存储器(例如，一双轨存储器 (dual rail memory))阵列以及存储器阵列方法。
技术介绍
应用于存储器的二供应电压，借由一第一电压供应节点提供电压VDDp至周边电路，以及借由一第二电压供应节点提供电压VDDc至位元(或晶格(cell))阵列。在一些方法下，于低频率(例如，IOOMHz程度)读取以及写入操作下为节省功率，降低电压VDDpJfi 为避免发生低电压(例如，电压VDDc为最低需求电压)操作下常有的写入问题，电压VDDc 维持一般电平。然而于高频操作(例如，IGHz程度)，为了达成理想的速度，电压VDDp和电压VDDc均维持相同电压一般电平(例如，一电压VDDc)。这些方式能够节省周边电路的功率消耗(例如减少漏电流)，但位元阵列在执行操作期间(例如，读取以及写入)仍造成高功率消耗。因此，在执行操作期间由于位元阵列的电压VDDc造成的漏电流超过周边电路的电压VDDp造成的漏电流，故节省的功率不多。
技术实现思路
为了解决现有技术的问题，根据本专利技术一实施例提供一种存储器阵列，包括由多行以及多列组成的多个存储器单元，上述列中至少具有一既定列包括一第一电源供应节点，用以提供一第一电压；一第二电源供应节点，用以提供一第二电压；多个内部供应节点，耦接在一起并用以接收上述第一电压或上述第二电压之一至上述既定列的多个既定存储器单元中；以及多个内部接地节点，耦接在一起并用以提供至少二电流路径于上述既定列的上述既定存储器单元中。根据本专利技术另一实施例提供一种存储器阵列方法，适用于具有至少一区段的多个存储器单元的一存储器阵列；各上述存储器单元具有一内部电源供应节点以及一内部接地节点；一区段具有至少一区块；各区块具有至少一列以及至少一行；各列具有提供一第一电压的一第一节点以及提供不同于上述第一电压的一第二电压的一第二节点，以及耦接至各列中各存储器单元的各内部接地节点的至少二电流路径；各列中各存储器单元的各上述内部电压供应节点使用上述第一电压以及上述第二电压；一第一电流流经一第一电流路径以及一第二电流流经一第二电流路径，其中上述第一电流大于上述第二电流；其中，写入至一存取区段的一存取区块的一存取列的一存取存储器单元时，于上述存取区段的上述存取区块所执行的步骤，包括提供上述第二电压至上述存取列的各上述存储器单元的各上述内部电源供应节点；提供上述第一电压至一未存取列的各上述存储器单元的各上述内部电源供应节点；以及上述第一电流路径应用于上述存取列的各上述存储器单元的各上述内部接地节点以及上述未存取列的各上述存储器单元的各上述内部接地节点。根据本专利技术另一实施例提供一种存储器阵列方法，适用于具有至少一区段的多个存储器单元的一存储器阵列；各存储器单元具有一内部电源供应节点以及一内部接地节点；一区段具有至少一区块；各区块具有至少一列以及至少一行；各列具有一第一节点提供一第一电压以及一第二节点提供不同于上述第一电压的一第二电压，以及至少二电流路径耦接至各列中各存储器单元的各内部接地节点；各列中各存储器单元的各内部电压供应节点使用上述第一电压以及上述第二电压；一第一电流流经一第一电流路径以及一第二电流流经一第二电流路径，其中上述第一电流大于上述第二电流；其中，读取一存取区段的一存取区块的一存取列的一存取存储器单元时，于上述存取区段的上述存取区块所执行的步骤，包括提供上述第一电压至各上述存取存储器单元的各上述内部电源供应节点；以及上述第一电流路径应用于各上述存储器单元的各上述内部接地节点。根据本专利技术另一实施例提供一种存储器阵列方法，适用于具有至少一区段的多个存储器单元的一存储器阵列；各存储器单元具有一内部电源供应节点以及一内部接地节点；一区段具有至少一区块；各区块具有至少一列以及至少一行；各列具有一第一节点提供一第一电压以及一第二节点提供不同于上述第一电压的一第二电压，以及至少二电流路径耦接至各列中各存储器单元的各内部接地节点；各列中各存储器单元的各内部电压供应节点使用上述第一电压以及上述第二电压；一第一电流流经一第一电流路径以及一第二电流流经一第二电流路径，其中上述第一电流大于上述第二电流；将上述存储器阵列操作于一待机模式的步骤，包括上述第二电流路径应用于各上述存储器单元的各上述内部接地节点；提供上述第一电压以及上述第二电压之一或其组合至各上述存储器单元的各上述内部电源供应节点。本专利技术能够节省功率。附图说明配合所附附图以及说明，于下述作详细说明本专利技术一或多个实施例。本专利技术其他特征以及优点将详述于说明书，附图以及权利要求中。图1显示根据一些实施例的一方框图；图2显示根据一些实施例中图1所示的存储器中一区段中一部分的附图；以及图3为根据一些实施例操作图1所示的存储器的一方法的流程图。于不同附图中相似的参考符号代表相似的元件。其中，附图标记说明如下100 存储器；110 X-解码器；120 总输入输出电路；130 位元阵列；137-VDDU37-VSS 区块；140 控制电路；200 区块；210<1> 电源电路；220<1> 接地电路；305、310、315、320 步骤；BL<1>、ZBL<1> 位元线；VDD、VDDw、VSS 电压；VDDK1>、VDDK2>、VDDI<3>、VDDI<4>、VSSI、N0、N0Z 节点；EN、EN<l>、PVDD<l>、PVDDw<l>、Nl、N2、N3、N4、Pl、P2 晶体管；RD<1> 二极管。具体实施例方式以下所述以特定方式表达显示于图示中的实施例或例子。但应了解该实施例或例子并非用以限制。任何本专利技术实施例的替换以及修改，以及本专利技术原则的任何进一步应用， 对于本领域技术人员能参考本专利技术说明书内容而完成。实施例中的参数会重复使用，但即使是使用相同的参数，仍非规定该特性于一实施例可适用于另一实施例。一些实施例有效地改善写入且更有助于在低操作电压下使用存储器(例如，最低操作电压VDDmin的情况下)。在一些实施例中，于写入操作时，在存取列(accessed column)使用一电压VDDw以将数据写入存储器单元，由于使用低于操作电压VDD的电压 VDDw可减少组成一对应存储节点的PMOS晶体管的饱和电流，使得写入更容易，接着，使得改变存储的数据更容易(例如，置换新的数据)。在一些实施例中，可减少在待机模式以及 /或是保存模式的漏电流。图1为根据一些实施例的一存储器100的一方框图。上述存储器100包括二个位元阵列130 (例如，存储器阵列)。各位元阵列130包括存储器单元MC的一阵列(未显示) 排列于区段中。各区段包括至少一行以及至少一列的存储器单元MC。为了说明方便，各区段包括多列的存储器单元(例如，存储器单元MC)，其横跨位元阵列130的水平宽。在一些实施例中，局部输入/输出电路的一行(例如，局部输入输出电路LI0)夹在二区段之间(例如，一上区段以及一下区段)并包括用以控制各下区段以及上区段的电路。X-解码器110提供将要存取的存储器单元的X地址或行地址(例如，对存储器单元哪一个数据读取或本文档来自技高网...

【技术保护点】
１．一种存储器阵列，包括由多行以及多列组成的多个存储器单元，上述列中至少具有一既定列，包括：一第一电源供应节点，用以提供一第一电压；一第二电源供应节点，用以提供一第二电压；多个内部供应节点，耦接在一起并用以接收上述第一电压或上述第二电压之一至上述既定列的多个既定存储器单元中；以及多个内部接地节点，耦接在一起并用以提供至少二电流路径于上述既定列的上述既定存储器单元中。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：陶昌雄，许国原，郑东植，金英奭，金荣奭，邓儒杰，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：71