一种图像感测装置包括像素阵列和外围电路、列选择电路和读出电路，其中，各像素包含光电二极管、浮动扩散、向浮动扩散传送的传送ＰＭＯＳ晶体管、放大器ＰＭＯＳ晶体管和复位ＰＭＯＳ晶体管，放大器ＰＭＯＳ晶体管具有由ｎ型导电图案形成的栅极，并且被第一元件隔离区域和至少覆盖第一元件隔离区域的下部的ｎ型杂质区域隔离，并且，包含于列选择电路中的各ＰＭＯＳ晶体管具有由ｐ型导电图案形成的栅极并且被第二元件隔离区域隔离，并且，与第二元件隔离区域的下部相邻的区域中的ｎ型杂质浓度比ｎ型杂质区域中的ｎ型杂质浓度低。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及图像感测装置和照相机。
技术介绍
如在日本专利公开No. 2006-120679中公开的那样，当包含于MOS图像传感器的各像素中的放大器晶体管的栅极被形成为具有埋入沟道结构时，Ι/f噪声减少。如在日本专利公开No. 2006-120679的段落“0034”中公开的那样，作为形成埋入沟道结构的方法，当放大器晶体管是第一导电类型的MOS晶体管时，其栅电极由第二导电类型的多晶硅形成。如在日本专利公开No. 2006-120679的段落“0062”中公开的那样，作为NMOS晶体管的替代，可以使用PMOS晶体管作为放大器晶体管。日本专利公开No. 2006-120679没有关于作为像素区域以外的区域的周边区域中的晶体管的沟道结构进行检查。如果该文献追求工艺的简化，那么像素区域和周边区域中的相同导电类型的所有MOS晶体管(例如，PMOS晶体管)应具有相同的沟道结构。在这种情况下，与像素区域中的放大器晶体管的导电类型相同的导电类型的所有MOS晶体管可具有埋入沟道结构。但是，具有埋入沟道结构的MOS晶体管(例如，具有η型栅极的PMOS晶体管)趋于为常导通(ON)的晶体管。出于这种原因，泄漏电流会增加，并且功耗会变高。并且，日本专利公开No. 2006-120679没有关于MOS晶体管中的沟道阻止体区域的结构进行检查。由于各像素的放大器晶体管被布置为与光电二极管相邻，因此它应当被包含沟道阻止区域的元件隔离结构隔离，以抑制暗电流的影响。另一方面，由于列选择电路需要比形成各像素的晶体管更加小型化的晶体管结构，因此降低晶体管的导通(ON)电阻是重要的，但是考虑暗电流的必要性是低的。在列选择电路中布置的沟道阻止区域不仅增加导通电阻，而且妨碍小型化，从而导致缺点而不是优点。当外围电路中的特别需要高速操作的部分(特别是列选择电路(也称为列解码器或水平扫描电路)的MOS晶体管)使用与各像素的放大器MOS晶体管相同的结构时，不能获得具有足够高的读出速度的图像感测装置。
技术实现思路
由于认识到上述课题，提出了本专利技术，并且，本专利技术获得例如各像素中的Ι/f噪声的减少和图像感测装置中的信号的高读出速度。本专利技术的方面中的一个方面提供一种图像感测装置，该图像感测装置包括像素阵列，在该像素阵列中布置像素以形成多个行和多个列；和外围电路，该外围电路包含选择像素阵列中的行的行选择电路、选择像素阵列中的列的列选择电路和读出像素阵列中的由列选择电路选择的列的信号的读出电路，其中，各像素包含光电二极管、浮动扩散、将存储于光电二极管的存储区域中的空穴传送到浮动扩散的传送PMOS晶体管、放大在浮动扩散中出现的信号的放大器PMOS晶体管和将浮动扩散的电势复位的复位PMOS晶体管，放大器PMOS晶体管具有由η型导电图案形成的栅极，并且被第一元件隔离区域和至少覆盖第一元件隔离区域的下部的η型杂质区域隔离，并且，包含于列选择电路中的各PMOS晶体管具有由P型导电图案形成的栅极并且被第二元件隔离区域隔离，并且，与第二元件隔离区域的下部相邻的区域中的η型杂质浓度比η型杂质区域中的η型杂质浓度低。参照附图阅读示例性实施例的以下说明，本专利技术的其它特征将变得明显。附图说明图1是表示根据本专利技术的实施例的图像感测装置的布置的示意图；图2是表示像素阵列的像素单元的布置的例子的电路图；图3是表示读取电路的一部分和列选择电路的一部分的布置的例子的电路图；图4是表示形成像素阵列的像素单元的布置的例子的布局图；图5是沿图4中的线A-A'切取的截面图；图6是沿图4中的线B-B'切取的截面图；图7是沿图4中的线C-C'切取的截面图；图8是表示形成列选择电路的一部分的驱动器的布置的例子的布局图；图9是沿图8所示的PMOS晶体管中的线D-D'切取的截面图；图10是沿图4所示的放大器晶体管中的线A' -A"切取的截面图；图11是沿图4所示的复位晶体管中的线F-F'切取的截面图；图12是沿图8所示的列选择电路的PMOS晶体管中的线G-G'切取的截面图；图13是根据本专利技术的实施例的照相机的布置的示意性框图；图14是用于解释根据本专利技术的另一实施例的图像感测装置的制造方法的例子的示图。具体实施例方式以下将参照附图描述本专利技术的实施例。图1是表示根据本专利技术的实施例的图像感测装置200的布置的示意图。图像感测装置200在半导体基板上形成，并且可被称为例如固态图像传感器、MOS图像传感器或CMOS 传感器等。根据本专利技术的实施例的图像感测装置200包含二维布置像素以形成多个行和多个列的像素阵列210。图像感测装置200还可包含选择像素阵列210中的行的行选择电路 M0、选择像素阵列210中的列的列选择电路230和读出像素阵列210中的由列选择电路 230选择的列的信号的读出电路220。行选择电路240和列选择电路230可包含例如移位寄存器，但它们也可被配置为随机访问行和列。图2是表示像素阵列210中的像素单元PU的布置的例子的电路图。在该布置例子中，像素单元PU包含两个像素。但是，作为其它实施例，像素单元PU可形成单个像素或者可包含三个或更多个像素。像素单元PU被配置为读出由光电转换产生的电子和空穴中的空穴作为信号。像素阵列210由分别包含至少一个像素的二维布局像素单元PU形成。在图2所示的布置例子中，像素单元PU可包含用作光电转换单元的两个光电二极管PDl和PD2、两个传送晶体管TTl和TT2、一个放大器晶体管SF和一个复位晶体管RT。放大器晶体管SF和复位晶体管RT被光电二极管PDl和PD2以及传送晶体管TTl和TT2共享。 传送晶体管TT(TT1、TT2)、放大器晶体管SF和复位晶体管RT中的每一个被形成为PMOS晶体管。放大器晶体管SF可被称为放大器PMOS晶体管。传送晶体管TT可被称为传送PMOS 晶体管。复位晶体管RT可被称为复位PMOS晶体管。传送晶体管TTl和ΤΤ2在活动脉冲(低脉冲)被施加到与它们的栅极连接的传送信号线Txl和Τχ2时被启用。然后，存储于光电二极管PDl和PD2的存储区域(ρ型区域) 中的空穴被传送到浮动扩散FD。注意，光电二极管PDl和PD2被布置为形成不同的行，并且，活动脉冲在不同的定时被施加到传送信号线Txl和Τχ2。放大器晶体管SF与向垂直信号线(列信号线)VSL供给恒定电流的恒流源CCS — 起形成源极跟随器电路。放大器晶体管SF通过源极跟随器操作放大作为通过传送晶体管 TT向浮动扩散FD传送空穴的结果在浮动扩散FD中出现的信号(电势变化)，并且将放大的信号输出到垂直信号线VSL。输出到垂直信号线VSL的信号被读出电路220读出。复位晶体管RT在活动脉冲(低脉冲)被施加到与其栅极连接的复位信号线RES时被启用以将浮动扩散FD复位。在图2所示的布置例子中，通过控制向复位晶体管RT的漏电极施加的电势VFDC 来选择行。将浮动扩散FD的电势复位为不启用放大器晶体管SF的电势的行被设定于非选择状态。另一方面，将浮动扩散FD的电势复位为启用放大器晶体管SF的电势的行被设定于选择状态。作为另一实施例，可以在接地电势和垂直信号线VSL之间与放大器晶体管SF 串联地布置用于选择行的选择晶体管。可以例如在接地电势和放大器晶体管SF之间或者在放大器晶体管SF和垂直信号线V本文档来自技高网...
【技术保护点】
１．一种图像感测装置，包括：像素阵列，在该像素阵列中布置像素以形成多个行和多个列；和外围电路，该外围电路包含选择像素阵列中的行的行选择电路、选择像素阵列中的列的列选择电路和读出像素阵列中的由列选择电路选择的列的信号的读出电路，其中，各像素包含光电二极管、浮动扩散、将存储于光电二极管的存储区域中的空穴传送到浮动扩散的传送ＰＭＯＳ晶体管、放大在浮动扩散中出现的信号的放大器ＰＭＯＳ晶体管和将浮动扩散的电势复位的复位ＰＭＯＳ晶体管，放大器ＰＭＯＳ晶体管具有由ｎ型导电图案形成的栅极，并且被第一元件隔离区域和至少覆盖第一元件隔离区域的下部的ｎ型杂质区域隔离，并且，包含于列选择电路中的各ＰＭＯＳ晶体管具有由ｐ型导电图案形成的栅极并且被第二元件隔离区域隔离，并且，与第二元件隔离区域的下部相邻的区域中的ｎ型杂质浓度比ｎ型杂质区域中的ｎ型杂质浓度低。
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：渡边高典，
申请(专利权)人：佳能株式会社，
类型：发明
国别省市：JP
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。