本发明专利技术一般涉及一种无源混频器偏置电路，更确切的说，本发明专利技术涉及一种用于稳定无源混频器特性的能跟随MOS晶体管阈值电压的无源混频器偏置电路。本发明专利技术涉及的无源混频器的偏置电路，在不同的工作环境下，可以稳定无源混频器的转换增益，线性度，噪声等性能，偏置电路主要包括阈值电压自偏置参考电路产生电流源，以及串联电阻形成的MOS阈值电压跟随装置。无源混频器的特性(转换增益，线性度，噪声等)可以通过偏置电路在不同的工艺CORNER、电压、温度条件下，跟随MOS晶体管的阈值电压来达到很好的稳定。
【技术实现步骤摘要】
本专利技术一般涉及一种无源混频器偏置电路，更确切的说，本专利技术涉及一种用于稳定无源混频器特性的能跟随MOS晶体管阈值电压的无源混频器偏置电路。
技术介绍
无源混频器具有功耗低、线性度高的特点，在RF射频收发器系统中得到广泛应用。至关重要的是，在实际应用中，无源混频器的转换增益、线性度、噪声等性能指标需要维持稳定。对于无源混频器件而言，由于受到工艺、电压、温度等外在因素、环境的影响，毫无疑虑的是，无源混频器为了保持稳定的性能，必须要求其偏置电压能很好的跟随MOS管的阈值电压变化。在现有技术中，无源混频器的偏置电路很难在具有实际应用意义的同时能顾及无源混频器的转换增益、线性度、噪声等性能，故而，导致在不同环境下，无源混频器件性能变化幅度较大，进一步则导致RF射频及类似功能的接收机的灵敏度、交调等特性不稳定，以至于功能失效。基于解决上述性能稳定性问题，本专利技术在下文中提供一种无源混频器偏置电路。
技术实现思路
鉴于此，为了解决上述局限和难题，本专利技术的一个方面就在于提出了一种无源混频器偏置电路，具有的偏置电路用于产生偏置电压，并进一步通过偏置电阻提供给无源混频器。本专利技术的一种能跟随MOS晶体管阈值电压的无源混频器偏置电路，通过产生第一偏置电压Vg和第二偏置电压V。分别给无源混频单元的本地振荡输入端和射频输入端提供偏置，包括一阈值电压自偏置参考电路，用于产生参考电流Itl,阈值电压自偏置参考电路具有构成电流镜的第三晶体管M2、第四晶体管M3,并进一步包含第一晶体管Mtl、第二晶体管M1 及第一电阻R。；以及—阈值电压跟随单元，参考电流Itl通过第三晶体管M2和第四晶体管M3构成的电流镜输入给阈值电压跟随单元，用于控制阈值电压跟随单元产生第一偏置电压\和第二偏置电压V。并提供给无源混频单元；其中，阈值电压跟随单元包括第五晶体管M4和第二电阻R1、第三电阻&，第三电阻 R2连接到第五晶体管M4的漏极，第三电阻&的另一端与第二电阻R1连接，第二电阻R1的另一端接地。上述的能跟随MOS晶体管阈值电压的无源混频器偏置电路，在阈值电压自偏置参考电路中第一晶体管Mtl的栅极耦合到第二晶体管M1的源极，第一晶体管Mtl的源极接地，第一电阻Rtl的一端连接在第一晶体管Mtl的栅极和第二晶体管M1的源极上，第一电阻Rtl的另一端接地；第二晶体管M1的栅极耦合到第一晶体管Mtl的漏极，并且第三晶体管M2的漏极耦合到第一晶体管Mtl的漏极，第四晶体管M3的漏极耦合到第二晶体管M1的漏极。上述的能跟随MOS晶体管阈值电压的无源混频器偏置电路，本地振荡输入端包括第一本振输入端LOP和第二本振输入端L0M，本振信号通过第一本振输入端LOP和第二本振输入端LOM差分输入给无源混频单元；其中，第一本振输入端LOP通过一第四偏置电阻&连接在第五晶体管M4的漏极与第三电阻&之间的结点上；第二本振输入端LOM通过一第三偏置电阻&连接在第五晶体管M4的漏极与第三电阻&之间的结点上。上述的能跟随MOS晶体管阈值电压的无源混频器偏置电路，射频输入端包括第一射频输入端RFP和第二射频输入端RFM，射频信号通过第一射频输入端RFP和第二射频输入端RFM差分输入给无源混频单元；其中，第一射频输入端RFP通过一第二偏置电阻R4连接在第三电阻&与第二电阻 R1之间的结点上；第二射频输入端RFM通过一第一偏置电阻R3连接在第二电阻R1与第三电阻&之间的结点上。上述的能跟随MOS晶体管阈值电压的无源混频器偏置电路，第一偏置电压Vg通过第四偏置电阻&为为第一本振输入端LOP提供偏置，第一偏置电压Vg通过第三偏置电阻& 为第二本振输入端LOM提供偏置； 第二偏置电压V。通过第二偏置电阻R4为第一射频输入端RFP提供偏置，第二偏置电压V。通过第一偏置电阻民为第二射频输入端RFM提供偏置。上述的能跟随MOS晶体管阈值电压的无源混频器偏置电路，通过构成电流镜的第三晶体管M2和第四晶体管M3,控制流过第一晶体管Mtl的电流与流过第二晶体管M1的电流相同。上述的能跟随MOS晶体管阈值电压的无源混频器偏置电路，第三晶体管M2和第四晶体管M3均为MOS晶体管。上述的能跟随MOS晶体管阈值电压的无源混频器偏置电路，无源混频单元包含组成核心电路的四个MOS晶体管及用于输出中频信号的两个中频输出端IFP、IFM。上述的能跟随MOS晶体管阈值电压的无源混频器偏置电路，进一步包括一个电压提供端V。。端；其中，电压提供端V。。端连接在第三晶体管M2的源极、第四晶体管M3的源极、第五晶体管M4的源极上；以及第五晶体管M4的基极耦合到第三晶体管M2的基极与第四晶体管M3的基极。在一个优选实施例中，上述的能跟随MOS晶体管阈值电压的无源混频器偏置电路，阈值电压自偏置参考电路包含利用深亚微米CMOS技术制造的CMOS晶体管。本领域的技术人员阅读以下较佳实施例的详细说明，并参照附图之后，本专利技术的这些和其他方面的优势无疑将显而易见。附图说明参考所附附图，以更加充分的描述本专利技术的实施例。然而，所附附图仅用于说明和阐述，并不构成对本专利技术范围的限制。图1是本专利技术的一个优选实施例的电路结构示意图。 具体实施例方式根据本专利技术的权利要求和
技术实现思路
所公开的内容，本专利技术的技术方案具体如下所述参见图1所示，在能跟随MOS晶体管阈值电压的无源混频器偏置电路中，展示于图中的偏置电路100包含一阈值电压自偏置参考电路110，用于产生参考电流Itl，阈值电压自偏置参考电路110具有构成电流镜的第三晶体管礼、第四晶体管M3，并进一步包含第一晶体管Mtl、第二晶体管M1及第一电阻Rtl，其中，流过第四晶体管M3的参考电流Itl将作用于下文涉及的阈值电压跟随单元120。阈值电压自偏置参考电路110涉及的晶体管包含利用深亚微米CMOS技术制造的CMOS晶体管。参见图1所示，阈值电压自偏置参考电路110的一个优选实施方式具体是，第一晶体管Mtl的栅极耦合到第二晶体管M1的源极，第一晶体管Mq的源极接地(GND)，第一电阻Rtl 的一端连接在第一晶体管M0的栅极和第二晶体管M1的源极上，第一电阻Rtl的另一端接地 (GND)。第二晶体管M1的栅极耦合到第一晶体管Mtl的漏极，并且第三晶体管M2的漏极耦合到第一晶体管Mtl的漏极，第四晶体管M3的漏极耦合到第二晶体管M1的漏极。参见图1所示，展示于图中的偏置电路100包含一阈值电压跟随单元120，其中，阈值电压跟随单元120包括第五晶体管M4和第二电阻队、第三电阻R2，并由它们构成电路，在一个实施例中，第三电阻&连接到第五晶体管M4的漏极，第三电阻&的另一端与第二电阻 R1连接，第二电阻队的另一端接地(GND)。阈值电压自偏置参考电路110还包括一个电压提供端的V。。端，其中，Vcc端连接在第三晶体管M2的源极、第四晶体管M3的源极、第五晶体管M4的源极上；第五晶体管M4的基极耦合到第三晶体管M2的基极与第四晶体管M3的基极，第三晶体管M2的基极与第四晶体管M3的基极均耦合到M3的漏极。参见图1所示，展示于图中的偏置电路100还包含无源混频单元130，无源混频单元130包含组成无源混频核心电路的四个MO本文档来自技高网...
【技术保护点】
１．一种能跟随ＭＯＳ晶体管阈值电压的无源混频器偏置电路，其特征在于，通过产生第一偏置电压和第二偏置电压分别给无源混频单元的本地振荡输入端和射频输入端提供偏置，包括：一阈值电压自偏置参考电路，用于产生参考电流，所述阈值电压自偏置参考电路具有构成电流镜的第三晶体管、第四晶体管，并进一步包含第一晶体管、第二晶体管及第一电阻；以及一阈值电压跟随单元，所述参考电流通过第三晶体管和第四晶体管构成的电流镜输入给阈值电压跟随单元，用于控制阈值电压跟随单元产生第一偏置电压和第二偏置电压并提供给无源混频单元；其中，所述阈值电压跟随单元包括第五晶体管和第二电阻、第三电阻，所述第三电阻连接到所述第五晶体管的漏极，第三电阻的另一端与第二电阻连接，第二电阻的另一端接地。
【技术特征摘要】
【专利技术属性】
技术研发人员：张旭，胡良豹，黎传礼，
申请(专利权)人：上海跃芯微电子有限公司，
类型：发明
国别省市：31
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。