本发明专利技术公开了优化硅基液晶微显示像素单元面积的版图结构，像素单元包括第一晶体管、第二晶体管、第三晶体管、存储电容和像素电容；第一晶体管、第二晶体管和第三晶体管位于像素单元的上部，存储电容和像素电容位于像素单元的下部。本发明专利技术提供的硅基液晶（LCoS）微显示优化像素单元面积的版图布局，合理的布置像素单元内部电路各个晶体管的位置，并利用电容的连接关系，重复利用部分版图，从而减小了版图面积，实现了像素电路面积和信号线布线的优化。
【技术实现步骤摘要】
本专利技术涉及硅基液晶(LCoS)，尤其涉及优化硅基液晶微显示像素单元面积的版图结构。
技术介绍
LCoS是一种将CMOS集成电路技术和液晶显示技术相结合的新型显示技术。与穿透式液晶显示(IXD)和数字光处理(DLP)相比，LCoS具有光利用效率高、体积小、开口率高、 制造成本低等特点。LCoS的解析度可以做得很高，能够方便地应用在便携型投影设备上。目前硅基液晶微显示实现彩色显示的主流方法是时序彩色法，主要是将一帧图像分成红、绿、蓝三子帧，这会造成光源照明时间的减少，而场缓存像素电路能延长时序彩色法的光源照明时间。但由于场缓存像素电路需要增加对像素电容的放电路径和充电路径，因而会增加像素单元的面积和布线的复杂度，并且显示分辨率越高对像素单元面积的要求越高，因此需要合理布局LCoS像素单元电路版图。
技术实现思路
针对现有技术中存在的上述问题，本专利技术提供了优化硅基液晶微显示像素单元面积的版图结构。本专利技术提供了优化硅基液晶微显示像素单元面积的版图结构，像素单元包括第一晶体管、第二晶体管、第三晶体管、存储电容和像素电容；所述第一晶体管、所述第二晶体管和所述第三晶体管位于像素单元的上部，存储电容和像素电容位于像素单元的下部。在一个示例中，像素单元具有写控制信号布线、上拉控制信号布线、读控制信号布线、数据输入信号布线、地信号布线、第一层金属线、第二层金属线和第三层金属线；上拉控制信号布线、写控制信号布线、读控制信号布线以及地信号布线由上至下依次横向布置， 写控制信号布线、上拉控制信号布线、读控制信号布线以及地信号布线由第二层金属线形成；数据输入信号布线纵向布置，数据输入信号布线由第三层金属线形成。在一个示例中，像素电容和存储电容横向布置，像素电容和存储电容具有公用端。在一个示例中，所述第一晶体管竖向布置，所述第一晶体管位于像素单元的右方且处于存储电容的上方；所述第二晶体管竖向布置，所述第二晶体管位于所述第一晶体管的右方且处于存储电容的上方；所述第三晶体管横向布置所述第二晶体管的右方且处于像素电容的上方。在一个示例中，像素单元具有液晶电极信号布线；液晶电极信号布线位于像素电容两端之间，并且通过第三层金属连接到液晶电极。在一个示例中，上拉控制信号布线通过第一通孔与所述第二晶体管的漏极相连接；写控制信号布线通过第一通孔、第一层金属和接触孔与所述第一晶体管的栅极相连接； 读控制信号布线通过第一通孔连接到第一层金属，并通过接触孔与所述第三晶体管的栅极相连接；地信号布线位于液晶电极信号布线的下方，地信号布线通过第一通孔与存储电容和像素电容的公共端相连接。在一个示例中，数据输入信号布线布置在像素单元的最左方，数据输入信号布线通过第二通孔、第二层金属线和第一通孔与所述第一晶体管的源极相连接。在一个示例中，所述第一晶体管为PMOS晶体管，所述第二晶体管和所述第三晶体管均为NMOS晶体管。在一个示例中，若干像素单元组成像素单元阵列；所述像素单元阵列右侧布置有像素单元充放电信号的反相器链，所述像素单元阵列与像素单元充放电信号的反相器链通过充放电路径连接；像素单元充放电信号的反相器链右侧布置有电源信号布线，像素单元充放电信号的反相器链左侧布置有地信号布线。本专利技术提供的硅基液晶(LCoS)微显示优化像素单元面积的版图布局，合理的布置像素单元内部电路各个晶体管的位置，并利用电容的连接关系，重复利用部分版图，从而减小了版图面积，实现了像素电路面积和信号线布线的优化。附图说明下面结合附图来对本专利技术作进一步详细说明，其中图1是硅基液晶(LCoS)微显示优化像素单元面积的版图结构图之一。图2是硅基液晶(LCoS)微显示优化像素单元面积的版图结构图之二。图3是4X4像素阵列与外围充放电电路连接版图结构图。具体实施例方式本专利技术提供了优化硅基液晶(LCoS)微显示像素单元面积的版图结构，该版图主要包括第一层金属线METl、第二层金属线MET2、第三层金属线MET3、多晶硅POLYl、接触孔CT、 第一通孔VI、第二通孔V2 ；所述的像素单元电路包括第一晶体管Ml、第二晶体管M2、第三晶体管M3、存储电容Cl和像素电容C2。第一晶体管Ml的源极M1_S通过第一层金属线METl和第一通孔Vl连接到第二层金属线MET2，再通过第二通孔V2将第二层金属线MET2连接到第三层金属线MET3，此第三层金属线MET3为数据输入信号布线VDATA_MET3 ；第一晶体管Ml的栅极M1_G通过接触孔 CT将第一层多晶硅POLYl连接到第一层金属线METl，再通过第一通孔Vl将第一层金属线 METl连接到第二层金属线MET2，此第二层金属线MET2为写控制信号布线write_MET2 ’第一晶体管Ml的漏极M1_D通过第一层金属线METl连接到存储电容Cl的A端C1_A和通过接触孔CT将第一层金属线METl连接到第二晶体管M2的栅极M2_G ；存储电容Cl的B端Cl_ B通过第一通孔Vl将第一层金属线METl连接到第二层金属线MET2，此第二层金属线MET2 为地信号布线GND_MET2。第二晶体管M2的漏极M2_D通过第一层金属线METl和第一通孔Vl连接到第二层金属线MET2，此第二层金属线MET2为上拉控制信号布线pull_MET2 ；第二晶体管M2的源极 M2_S通过第一层金属线METl连接到第三晶体管M3的漏极M3_D。第三晶体管M3的栅极M3_G通过接触孔CT将第一层多晶硅POLYl连接到第一层金属线METl，再通过第一通孔Vl将第一层金属线METl连接到第二层金属线MET2，此第二层金属线MET2为读控制信号布线read_MET2 ；第三晶体管M3的源极M3_S通过第一层金属线METl连接到像素电容C2的A端C2_A ；像素电容C2的B端C2_B通过第一通孔Vl将第一层金属线METl连接到第二层金属线MET2，此第二层金属线MET2为地信号布线_GND_MET2。液晶材料的一个电极信号线I通过第一层金属线METl连接到第三晶体管M3的源极M3_S,并且电极通过第一通孔Vl将第一层金属线METl连接到第二层金属线MET2， 再通过第二通孔V2将第二层金属线MET2连接到第三层金属线MET3，此第三层金属线MET3 最终引出作为LC液晶材料的阳极。第一晶体管Ml采用PMOS晶体管；第二晶体管M2、第三晶体管M3均采用NMOS晶体管。像素单元的面积大小为15微米X 15微米。为了配合行扫描电路，像素单元中的写控制信号布线write_MET2、上拉控制信号布线pull_MET2以及读控制信号布线read_MET2采用第二层金属线MET2横向布线；为了配合列扫描电路，像素单元的数据输入信号线VDATA_MET3采用第三层金属线MET3纵向布线； 地信号布线GND_MET2采用第二层金属线MET2横向布线。存储电容Cl位于像素单元的左下方，横向放置，其中存储电容Cl的A端C1_A朝左放置，存储电容Cl的B端C1_B朝右放置；像素电容C2位于像素单元的右下方，横向放置，其中像素电容C2的A端C2_A朝右放置，像素电容C2的B端C2_B朝左放置；存储电容 Cl的B端C1_B和像素电容C2的B端C2_B在版图上为共用的关系，即存储电容Cl的B端 C1_B和像素电容C本文档来自技高网...
【技术保护点】
１．优化硅基液晶微显示像素单元面积的版图结构，其特征在于，像素单元包括第一晶体管、第二晶体管、第三晶体管、存储电容和像素电容；所述第一晶体管、所述第二晶体管和所述第三晶体管位于像素单元的上部，存储电容和像素电容位于像素单元的下部。
【技术特征摘要】
【专利技术属性】
技术研发人员：赵博华，黄苒，杜寰，罗家俊，林斌，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：11
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。