本发明专利技术公开了硅基液晶微显示像素单元版图结构，所述像素单元包括像素电容、存储电容、第一晶体管、第二晶体管、第三晶体管、第四晶体管和第五晶体管，其特征在于，第一晶体管、第二晶体管、第三晶体管、第四晶体管和第五晶体管位于像素单元的上部，像素电容和存储电容位于像素单元的下部。本发明专利技术提供的硅基液晶微显示像素单元版图合理地布置像素单元内部电路各个晶体管的位置，并利用像素电路中晶体管的连接关系和电容的连接关系，重复利用部分版图，从而减小了版图面积。
【技术实现步骤摘要】
本专利技术涉及硅基液晶(LCoS)，尤其涉及硅基液晶微显示像素单元版图结构。
技术介绍
LCoS是一种将CMOS集成电路技术和液晶显示技术相结合的新型显示技术。与穿透式液晶显示(IXD)和数字光处理(DLP)相比，LCoS具有光利用效率高、体积小、开口率高、 制造成本低等特点。LCoS的解析度可以做得很高，能够方便地应用在便携型投影设备上。目前硅基液晶微显示市场定位在大尺寸显示器产品及HMDOfead Mount Device)，并且随着高清数字电视的普及，在一般尺寸小于1英寸(2. Mcm)的LCoS的显示芯片上需要集成百万级的像素单元，相应的像素单元尺寸大小从7微米到20微米。因此显示器的分辨率越高，在相同的芯片面积下就需要将像素点做得越小，这需要合理布局LCoS像素单元电路版图。
技术实现思路
针对现有技术中存在的上述问题，本专利技术提供了硅基液晶微显示像素单元版图结构。本专利技术提供了硅基液晶微显示像素单元版图结构，所述像素单元包括像素电容、 存储电容、第一晶体管、第二晶体管、第三晶体管、第四晶体管和第五晶体管，第一晶体管、 第二晶体管、第三晶体管、第四晶体管和第五晶体管位于像素单元的上部，像素电容和存储电容位于像素单元的下部。在一个示例中，像素单元具有写控制信号布线、预充电压控制信号布线、上拉控制信号布线以及读控制信号布线、电源信号布线、数据输入信号布线、地信号布线、第一层金属线、第二层金属线和第三层金属线；写控制信号布线、预充电压控制信号布线、上拉控制信号布线以及读控制信号布线由上至下依次横向布置，写控制信号布线、预充电压控制信号布线、上拉控制信号布线以及读控制信号布线由第二层金属线形成；数据输入信号布线、地信号布线和电源信号布线由左至右依次纵向布置，数据输入信号布线、地信号布线和电源信号布线由第三层金属线形成。在一个示例中，像素电容和存储电容横向布置，像素电容和存储电容具有公用端。在一个示例中，像素单元具有衬底和N阱；第一晶体管和第二晶体管横向布置，第一晶体管的漏极和第二晶体管的源极共用；第一晶体管位于像素单元的最左方并且处于存储电容的上方；第二晶体管位于第一晶体管的右方且处于存储电容的上方；衬底位于第二晶体管的右方且处于存储电容的上方；第三晶体管横向布置，第三晶体管位于第二晶体管的右上方；第四晶体管横向布置，第四晶体管位于衬底的右方且处于像素电容的上方；N阱位于第三晶体管的右方并且处于第四晶体管的上方；第五晶体管竖向布置，第五晶体管位于第四晶体管的上方和N阱的右方。在一个示例中，像素单元具有液晶电极信号布线；液晶电极信号布线位于N阱的右方，并且液晶电极信号布线与第五晶体管M5的源极部分重合，通过第三层金属线连接至液晶电极。在一个示例中，写控制信号布线通过第一通孔、第一层金属线和接触孔与第一晶体管的栅极相连接；预充电压控制信号布线通过第一通孔、第一层金属线和接触孔与第三晶体管的栅极相连接；读控制信号布线通过第一通孔连接到第一层金属线，第一层金属线通过接触孔与第五晶体管的栅极相连接；上拉控制信号布线通过第一通孔连接到第一层金属线，第一层金属线与第四晶体管的漏极相连接；数据输入信号布线通过第二通孔、第二层金属线和第一通孔与第一晶体管的源极相连接；地信号布线通过通孔第二通孔、第二层金属线和第一通孔与存储电容和像素电容的公共端相连接；电源信号布线通过第二通孔、第二层金属线和第一通孔与N阱相连接。本专利技术提供的硅基液晶(LCoS)微显示像素单元版图合理地布置像素单元内部电路各个晶体管的位置，并利用像素电路中晶体管的连接关系和电容的连接关系，重复利用部分版图，从而减小了版图面积；并通过利用两层金属线分别布置每个像素单元所需的七根信号线，其中横向四根为行扫描信号，纵向三根其中一根为列扫描的输出电压信号，另外两根为电源和地信号，从而使整个像素阵列能很好的配合行列扫描电路以及满足数据信号电压的输入，同时结构紧凑能满足微显示对像素单位大小的要求，并且易于像素阵列的形成。附图说明下面结合附图来对本专利技术作进一步详细说明，其中 图1是硅基液晶(LCoS)微显示像素单元版图结构图之一； 图2是硅基液晶(LCoS)微显示像素单元版图结构图之二 ； 图3是4 X 4像素阵列版图结构图。具体实施例方式本专利技术提供的硅基液晶(LCoS)微显示像素单元版图结构如图1所示，该版图主要包括第一层金属线METl、第二层金属线MET2、第三层金属线MET3、多晶硅POLYl、接触孔CT、 第一通孔VI、第二通孔V2 ；所述的像素单元电路包括第一晶体管Ml、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5、电容Cl和电容C2。第一晶体管Ml的源极通过第一层金属线METl和第一通孔Vl连接到第二层金属线MET2，再通过第二通孔V2将第二层金属线MET2连接到第三层金属线MET3，此第三层金属线MET3为数据输入信号布线VDATA_MET3 ；第一晶体管Ml的栅极M1_G通过接触孔CT将第一层多晶硅POLYl连接到第一层金属线MET1，再通过第一通孔Vl将第一层金属线Ml连接到第二层金属线MET2，此第二层金属线MET2为写控制信号布线write_MET3 ；第一晶体管 Ml的漏极和第二晶体管M2的源极M1_D-M2_S在版图上共用；第一晶体管Ml的衬底通过第一通孔Vl将第一层金属线METl连接到第二层金属线MET2，再通过第二通孔V2将第二层金属线MET2连接到第三层金属线MET3，此第三层金属线MET3为接地信号布线GND_MET3。第二晶体管M2的漏极M2_D通过第一层金属线METl连接到第三晶体管M3的漏极 M3_D和电容Cl的A端C1_A，并且第二晶体管M2的漏极M2_D通过接触孔CT将第一层金属线METl连接到第二晶体管M2的栅极M2_G，即第三晶体管M3的漏极、第二晶体管M2的漏极和第二晶体管M2的栅极M2_GD-M3_D相连接在一起；第二晶体管M2的栅极通过接触孔CT 连接到第一层金属线METl，此第一层金属线METl横向布线通过接触孔CT连接到第四晶体管M4的栅极M4_G ；电容Cl的B端C1_B和第二晶体管M2的衬底通过第一通孔Vl将第一层金属线METl连接到第二层金属线MET2，再通过第二通孔V2将第二层金属线MET2连接到第三层金属线MET3，此第三层金属线MET3为地信号布线GND_MET3。第三晶体管M3的栅极M3_G通过接触孔CT将第一层多晶硅POLYl连接到第一层金属线METl，再通过第一通孔Vl将第一层金属线METl连接到第二层金属线MET2，此第二层金属线MET2为预充电控制信号布线vpu_MET2 ；第三晶体管M3的源极M3_S和衬底N_VDD (即N阱)通过第一通孔Vl将第一层金属线METl连接到第二层金属线MET2，再通过第二通孔V2将第二层金属线MET2连接到第三层金属线MET3，此第三层金属线MET3为电源信号布线 VDD_MET3。第四晶体管M4的漏极M4_D通过第一通孔Vl将第一层金属线METl连接到第二层金属线MET2，此第二层金属线MET2为上拉控制信号布线pull_MET2 ；第四晶体管M4的源极和第五晶体管M5的漏极M4_S-M5_D在版图上共用；第四晶体管M4的衬底通本文档来自技高网...
【技术保护点】
１．硅基液晶微显示像素单元版图结构，所述像素单元包括像素电容、存储电容、第一晶体管、第二晶体管、第三晶体管、第四晶体管和第五晶体管，其特征在于，所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管和所述第五晶体管位于像素单元的上部，像素电容和存储电容位于像素单元的下部。
【技术特征摘要】
【专利技术属性】
技术研发人员：赵博华，黄苒，杜寰，罗家俊，林斌，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：11
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。