一种提高发光二极管发光效率的方法技术

本发明专利技术公开了一种提高发光二极管发光效率的方法，发光二极管外延片结构中发光层中垒层的生长方式采用了一种新颖的方法：通过生长不同厚度的垒层，提高电子空穴的复合效率从而提高发光效率。本发明专利技术方法的设计既保证了较高的复合效率又保持了较低的正向电压，通过加厚靠近N型层一侧的垒层厚度可以更好的限制电子的迁移运动，防止电子越过MQW区域在P型层与空穴复合，而降低靠近P型层一侧的垒层厚度，使空穴更容易越过垒层与电子在量子阱中复合从而提升出光效率。

【技术实现步骤摘要】

本专利技术涉及一种能够应用于半导体发光二极管，特别是氮化镓基蓝绿光发光二极管，能有效提高其发光效率的一种新方法。
技术介绍
半导体发光二极管具有体积小、效率高和寿命长等优点，在交通指示、户外全色显示等领域有着广泛的应用。尤其是利用大功率发光二极管(LED)可能实现半导体固态照明，引起人类照明史的革命，从而逐渐成为目前光电子学领域的研究热点。然而，目前产业化的LED发光效率只有501m/W左右，其效率还较传统的光源低很多。为了获得高亮度的 LED,关键要提高器件的量子效率。
技术实现思路
本专利技术的目的在于提出一种新的方法增加半导体发光二极管的量子效率，这种方法直接运用于外延片生长工艺中，通过改变发光层MQW中垒层的厚度，提高电子与空穴在 MQff中复合的效率从而增加其发光效率。本专利技术的技术方案为一种提高发光二极管发光效率的结构，该二极管外延片结构从下向上的顺序依次为衬底，低温缓冲层，高温缓冲层，N型层，N型层，N型层，N型层， 发光层，P型层，P型层，P型层。发光层MQW(多量子阱)中采用具有不同厚度的垒层来提高发光效率靠近N型层一侧的垒层厚度为15nm到25nm，而靠近P型层一侧的垒层的厚度在5到15nm。垒层的生长厚度介于5nm至20nm之间，生长温度介于800°C至1050°C之间， V/IH摩尔比介于1000至20000之间。发光层MQW中，垒层的结构可以是AlxInyfeil-x-yN 0彡x< 1，0彡y < l，x+y < 1。发光层MQW中间X个垒层的厚度较厚，其余Y个垒层的厚度较薄，且中间X个垒层的厚度大于其余Y个垒层的厚度。本专利技术以高纯氢气(H2)或氮气(N2)作为载气，以三甲基镓(TMGa)、三甲基铝 (TMAl)、三甲基铟(TMIn)和氨气(NH3)分别作为feuAlJn和N源，用硅烷(SiH4)、二茂镁 (Cp2Mg)分别作为η、ρ型掺杂剂。外延结构如图四所示(1)衬底 1在本专利技术所述衬底1是适合氮化镓及其它半导体外延材料生长的材料，如氮化镓单晶、蓝宝石、单晶硅、碳化硅(SiC)单晶等等。首先将衬底材料在氢气气氛里进行退火，清洁衬底表面，温度控制在1050°C与 1180°C之间，然后进行氮化处理；(2)低温缓冲层2将温度下降到500°C与650°C之间，生长15至30nm厚的低温GaN成核层，此生长过程时，生长压力在300Torr至760Torr之间，V/III摩尔比在500至3000之间；(3)高温缓冲层3低温缓冲层2生长结束后，停止通入TMGa，将衬底温度升高到1000°C至1200°C之间，对低温缓冲层2在原位进行退火处理，退火时间在5分钟至10分钟之间；退火之后，将温度调节到1000°C至1200°C之间，在较低的V/III摩尔比条件下外延生长厚度为0.8μπι 至2 μ m之间的高温不掺杂的GaN，此生长过程时，生长压力在50Torr至760Torr之间，V/ III摩尔比在300至3000之间；(4) N 型层 4U-GaN 3生长结束后，生长一层掺杂浓度梯度增加的的N型层4，厚度在0. 2 μ m至 1 μ m之间，生长温度在1000°C至1200°C之间，生长压力在50Torr至760Torr之间，V/III 摩尔比在300至3000之间；(5) N 型层 5N型层4生长结束后，生长掺杂浓度稳定的N型层5，厚度在1. 2 μ m至3. 5 μ m之间，生长温度在1000°C至1200°C之间，生长压力在50Torr至760Torr之间，V/III摩尔比在300至3000之间；(6) N 型层 6N型层5生长结束后，生长N型层6，厚度在IOnm至IOOnm之间，生长温度在1000°C 至1200°C之间，生长压力在50Torr至760Torr之间，V/III摩尔比在300至3000之间；(7) N 型层 7N型层6生长结束后，生长N型层7，厚度在IOnm至50nm之间；掺杂浓度稳定，生长温度在1000°c至1200°C之间，生长压力在50Torr至760Torr之间，V/III摩尔比在300 至3000之间；(8)发光层 MWQ 8发光层8由6至15个周期的haGal-aN(0 <a< l)/GaN多量子阱组成。阱的厚度在2nm至3nm之间，生长温度在720至820°C之间，生长压力在200Torr至400Tor r之间，V/III摩尔比在300至5000之间；垒的厚度在5至30nm之间，生长温度在820至920°C 之间，生长压力在200Torr至400Torr之间，V/III摩尔比在300至5000之间；(9) P 型层 96至15个周期的haGal-aN(0 < a < 1) /GaN多量子阱发光层8生长结束后，升高温，温度控制在950°C至1080°C之间，生长压力50Torr至500Torr之间，V/III摩尔比1000 至 20000 之间，生长厚度 IOnm至 200nm之间的 P 型 AlxInyGal-x_yN(0 < χ < 1,0 ^ y < 1, x+y < 1)宽禁带电子阻挡层。该层禁带宽度大于最后一个barrier的禁带宽度，可控制在 4eV与5. 5eV之间；该层Mg掺杂浓度Mg/fei摩尔比介于1/100至1/4之间。(10) P 型层 10P型层9生长结束后，生长厚度为IOOnm至800nm之间的P型 AlxInyGal-x-yN(0 彡 χ < 1，0 彡 y < 1，x+y < 1)层，即 P 型层 10，该层 Mg 掺杂浓度 Mg/ ( 摩尔比介于1/100至1/4之间，其生长温度850°C至1050°C之间。(11) P 型层 11P型层10生长结束后，生长P型接触层，其生长温度850°C至1050°C之间，生长压力IOOTorr至760Torr之间，V/III摩尔比介于1000至20000之间，该层Mg掺杂浓度Mg/ ( 摩尔比介于1/100至1/4之间，生长厚度介于5nm至20nm之间。外延生长结束后，将反应腔的温度降至650至850°C之间，纯氮气氛围进行退火处理5至15min，然后降至室温，结束外延生长。随后，经过清洗、沉积、光刻和刻蚀等半导体加工工艺制成单颗小尺寸芯片。本专利技术的优点在于本专利技术所述的这种外延生长工艺的设计不仅提高了电子空穴复合效率，而且可以降低工作电压，提升ESD良率，改善漏电。附图说明图1芯片结构图；图2为传统的LED结构的MQW区域结构示意图；图3为本专利技术MQW区域结构示意图；图4为本专利技术MQW区域结构示意图；图5为本专利技术MQW区域结构示意图。图中其中1为衬底、2为低温缓冲层、3为高温缓冲层、4、5、6、7为符合N型层、8为发光层、9、10、11为符合P型层、12为透明导电层(Ni/Au或者ΙΤ0)、13为P电极、14为N电极、 101为量子阱、102为量子垒、201为量子阱、202 203 204 205 206为量子垒、301为量子阱、 302303为量子垒、401为量子阱、402403为量子垒。具体实施例方式下面结合实施例对本专利技术做进一步的说明，本专利技术所有的实施例均利用Thomas Swan (A本文档来自技高网...

【技术保护点】
１．一种提高发光二极管发光效率的方法，该二极管外延片结构从下向上的顺序依次为衬底（１），低温缓冲层（２），高温缓冲层（３），Ｎ型层（４），Ｎ型层（５），Ｎ型层（６），Ｎ型层（７），发光层（８），Ｐ型层（９），Ｐ型层（１０），Ｐ型层（１１）；其特征在于：发光层中采用具有不同厚度的垒层来提高发光效率：靠近Ｎ型层一侧的垒层厚度为１５ｎｍ到２５ｎｍ，而靠近Ｐ型层一侧的垒层的厚度在５到１５ｎｍ；垒层的生长厚度介于５ｎｍ至２０ｎｍ之间，生长温度介于８００℃至１０５０℃之间，Ｖ／ＩＩＩ摩尔比介于１０００至２００００之间。

【技术特征摘要】

【专利技术属性】
技术研发人员：韩杰，魏世祯，
申请(专利权)人：华灿光电股份有限公司，
类型：发明
国别省市：83