一种SOI?CMOS射频开关形成方法，以及通过所述方法形成的SOI?CMOS射频开关，以及采用通过所述方法形成的SOI?CMOS射频开关的器件，所述SOICMOS射频开关形成方法包括，提供SOI衬底，所述SOI衬底分为开关区域和外围区域，所述SOI衬底包括依次形成的支撑衬底，绝缘薄膜层和半导体层；在所述开关区域形成至少一个晶体管，其中，所述晶体管栅极位于所述半导体层表面，所述晶体管的源、漏极所述半导体层内；去除与形成于开关区域I的晶体管位置对应的支撑衬底。通过本发明专利技术可以避免现有SOI?CMOS射频开关的信号损失问题以及非线性效应。
【技术实现步骤摘要】
本专利技术的实施例涉及系统芯片技术，特别涉及SOI CMOS射频开关及其形成方法， 及采用所述SOI CMOS射频开关的器件。
技术介绍
随着无线通信技术的不断发展，出现了多种通信标准并存的局面，如GSM、WCDMA、 CDMA、TD-SCDMA等等。为了使同一个无线通信手机终端能够在全世界范围内通用，要求手机终端必须同时支持这些不同的通信标准。因此，在手机终端中需要多个支持不同通信标准的射频功率放大器，并且采用射频开关来将需要的射频功率放大器切换到发射通道。同时，射频开关也可以用于时分复用通信中切换发射和接收通道。通常手机终端射频前端中的射频功率放大器采用GaAs异质结双极型晶体管 (HBT)工艺制造，射频开关采用GaAs赝高电子迁移率晶体管(pHEMT)工艺制造，而射频前端的控制器则采用CMOS工艺制造，这些不同的工艺的组合使得射频前端电路封装较为复杂， 且成本高昂。随着CMOS工艺及其兼容工艺的不断发展，业界在不断探索采用这些成本相对低廉的工艺来全部集成所有射频前端电路。目前，SOKSilicon-On-Insulator，绝缘衬底上的硅)CMOS工艺发展成熟，其与CMOS工艺兼容，相对于GaAs工艺就有成本和集成度上的优势，并且它采用了高电阻率的衬底材料使得其具有和GaAs工艺可比拟的射频性能，SOI CMOS射频开关使得未来实现单片集成射频前端成为可能。在公开号为CN101958703A的中国专利申请中公开了一种SOI CMOS射频开关，并对所公开的SOI CMOS射频开关的工作原理进行了描述。典型的SOI CMOS射频开关包含一系列串联的晶体管，所串联的晶体管的数目取决于各个晶体管的最大工作电压，以及开关的最大负载电压。图1为一种SOI CMOS射频开关的结构示意图。如图1所述，SOI CMOS射频开关采用SOI衬底形成，具体包括高电阻率单晶硅支撑衬底100，位于高电阻率单晶硅支撑衬底100表面的绝缘薄膜110 ；位于绝缘薄膜 110表面的第一导电单晶硅层120 (即SOI层)；还包括形成于SOI层120表面的栅极210 ； 形成于栅极210两侧SOI层120内的源极221和漏极220，其中，源极221和漏极220的导电类型与SOI层120的导电类型相反；以及源极221、漏极220和栅极210各部分的连线区 (图中未示出)。但是在实际中发现，现有的SOI CMOS射频开关会引起信号损失，并且会引起非线性效应。
技术实现思路
本专利技术的实施例解决的问题是提供一种SOI CMOS射频开关及其形成方法，本专利技术的实施例还提供采用通过上述SOI CMOS射频开关形成方法所形成的SOI CMOS射频开关的器件。本专利技术的实施例可以解决SOI CMOS射频开关信号损失的问题和非线性效应。为解决上述问题，本专利技术的实施例提供一种SOI CMOS射频开关形成方法，包括提供SOI衬底，所述SOI衬底分为开关区域和外围区域，所述SOI衬底包括依次形成的支撑衬底，绝缘薄膜层和半导体层；在所述开关区域形成至少一个晶体管；去除位于开关区域的支撑衬底。可选地，所述方法还包括形成填充满去除位于开关区域的支撑衬底所形成的凹槽的填充介质层。可选地，开关区域的面积与外围区域的面积之比为1 1000000-1 5。可选地，采用刻蚀的方法去除位于开关区域的支撑衬底。相应地，本专利技术的实施例还提供采用通过上述方法所形成SOI CMOS射频开关的器件。相应地，本专利技术还提供通过上述方法所形成的SOI CMOS射频开关。与现有技术相比，本专利技术的实施例具有以下优点本专利技术的实施例所提供的SOI CMOS射频开关形成方法，通过去除支撑衬底，去除了 SOI衬底的由支撑衬底，绝缘薄膜层和半导体层组成的掩埋电容，工艺简单，易于实现；对通过本专利技术的实施例所形成的SOI CMOS射频开关而言，因为S掩埋电容被去除，所以SOI CMOS射频开关在工作时，电流信号沿各晶体管传输，而不会产生流向衬底的分量，从而减小了信号的损失量，并且没有非线性效应，提高了 SOI CMOS射频开关的工作效率；对采用通过本专利技术的实施例所形成的SOI CMOS射频开关的器件而言，因为掩埋电容被去除，所以SOI CMOS射频开关在工作时，电流信号沿各晶体管传输，而不会产生流向衬底的分量，从而减小了信号的损失量，并且没有非线性效应，从而提高了器件的性能与灵敏度。附图说明图1是现有SOI CMOS射频开关结构示意图；图2是现有SOI CMOS射频开关中各晶体管之间电流关系示意图；图3是本专利技术的第一实施例所提供的SOI CMOS射频开关形成方法流程示意图；图4至图6是本专利技术的第一实施例所提供的SOI CMOS射频开关形成方法剖面结构示意图；图7是本专利技术的第二实施例所提供的SOI CMOS射频开关形成方法流程示意图；图8是本专利技术的一个实施例所提供的通过本专利技术的实施例所提供的S0ICM0S射频开关形成方法所形成的SOI CMOS射频开关。具体实施例方式由
技术介绍
可知，现有的SOI CMOS射频开关会引起信号损失，并且会引起非线性效应。专利技术人针对上述问题进行研究，发现SOI CMOS射频开关会引起信号损失是由于 SOI衬底的高电阻率单晶硅支撑衬底100所导致(详情参考图1)。具体地，请参考图2，图2为现有SOI CMOS射频开关中各晶体管之间电流关系示意图。如图2所示，以SOI CMOS射频开关包含η个串联的晶体管，电流沿第一个晶体管、第二个晶体管......第η个晶体管的次序顺序传输为例，在电流传输的过程中，一部分电流流向栅极，还有一部分电流流向衬底，所以对第η个晶体管而言Idn = Idlri-I Sulv1-IgH，(1)其中，Idn为流入第η个晶体管的电流，Idlri为流入第η-1个晶体管的电流，Isubn^1 为电流流经第η-1个晶体管时流向衬底的分量，Iglri为电流流经第η-1个晶体管时流向栅极的分量。因为一般而言，各个晶体管的形成工艺相同，所以1 = Igj = Ig，其中η彡i， j > 0，同样地，Isubi = Isubj = Isub0所以公式(1)可以表示为Idn = Idn_「Isub_Ig，(2)由公式⑵可以看出，电流在SOI CMOS射频开关传输的过程中，会因为流向衬底以及流向栅极而衰减，即SOI CMOS射频开关会引起信号损失。同时，请参考图1，高电阻率单晶硅支撑衬底100，绝缘薄膜110和位于绝缘薄膜 110表面的SOI层120组成掩埋电容，一般认为所述掩埋电容的电容值是固定值，然而通过一组电容-电压测试结果却表明所述掩埋电容的电容值随测试电压的变化而变化，掩埋电容的电容值随测量电压的变化发生非线性变化导致了 SOI CMOS射频开关的非线性效应。专利技术人经过进一步研究，在本专利技术的实施例中提供一种SOI CMOS射频开关及其形成方法，以及采用通过本专利技术的实施例所提供的SOI CMOS射频开关形成方法所形成的SOI CMOS射频开关的器件。本专利技术的实施例所提供S0ICM0S射频开关可以避免现有SOI CMOS 射频开关所会引起的信号损失及非线性效应。本专利技术的实施例所提供的SOI CMOS射频开关形成方法包括提供SOI衬底，所述SOI衬底分为开关区域和本文档来自技高网...
【技术保护点】
１．一种ＳＯＩ ＣＭＯＳ射频开关形成方法，其特征在于，包括：提供ＳＯＩ衬底，所述ＳＯＩ衬底分为开关区域和外围区域，所述ＳＯＩ衬底包括依次形成的支撑衬底，绝缘薄膜层和半导体层；在所述开关区域形成至少一个晶体管；去除位于所述开关区域的支撑衬底。
【技术特征摘要】
【专利技术属性】
技术研发人员：许丹，
申请(专利权)人：上海宏力半导体制造有限公司，
类型：发明
国别省市：31
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。