一种双扁平无载体无引脚的IC芯片封装件制造技术

一种双扁平无载体无引脚的IC芯片封装件，封装件包括引线框架及其上设置的内引脚，内引脚上设置有第一IC芯片，第一IC芯片通过键合线与内引脚相连接，第一IC芯片通过DAF膜与内引脚相粘接，本发明专利技术封装件将芯片直接粘贴于引线框架引脚上，使得芯片与框架结合特别好，并且膜厚度均匀，偏差也非常小；键合线直接从芯片打到引线框架内引脚上，或者从芯片打到芯片上，从而大大缩短了键合线长度，节省材料，且此框架可以采用倒装IC芯片封装。

【技术实现步骤摘要】

本专利技术属于集成电路封装制造
，涉及一种IC芯片封装结构，具体涉及一种双扁平无载体无引脚的IC芯片封装件。
技术介绍
DFN系列微小形封装集成电路是近几年发展起来的，为满足手机、MP3、MP4等超薄型电子产品的发展需要应用而生的一种新型微小形封装。具有无引脚、贴装占有面积小、 安装高度低等特点，而且引线短小、塑封体尺寸小、封装体薄，可以使CPU体积缩小30% 50%。所以，该微小型封装能提供卓越的电性能，同时，通过外露的引线框架焊盘提供了出色的散热性能。但现有的普通DFN封装，只用于一般产品，没有高可靠性要求，使用的引线框架没有专门的防分层缺陷设计要求，使用的封装材料也是一般材料。同时，在制造过程中没有采取防缺陷(分层)工艺措施，导致普通DFN封装存在以下不足1)集成电路芯片和载体的结合力不好，当受外界环境变化的影响时，会造成产品内部产生分层缺陷，致使性能褪化，甚至失效；2)载体背面和塑封料的结合力不好，当受外界环境的影响，会造成产品产生缺陷 (分层)；或外露载体(基岛)上有较厚的溢料，给后续去溢料带来困难，增加了产生分层缺陷的几率；3)DFN封装的第一脚位置不易区分，对封装制造过程和客户使用带来了不必要的麻烦。
技术实现思路
为了克服上述现有技术中存在的缺点，本专利技术的目的是提供一种双扁平无载体无引脚的IC芯片封装件，能够使集成电路芯片和引线框架内引脚之间结合牢固，不受外界环境的影响。为实现上述目的，本专利技术所采用的技术方案是一种双扁平无载体无引脚的IC芯片封装件，包括引线框架及其上设置的内引脚 1，内引脚1上设置有第一 IC芯片，第一 IC芯片通过第一键合线与内引脚1相连接，第一 IC 芯片通过第一 DAF膜与内引脚1相粘接。所述的第一 IC芯片上通过第二 DAF膜粘接有第二 IC芯片，第二 IC芯片通过第二键合线与内引脚1相连接，第二 IC芯片还通过第三条键合线与第一 IC芯片相连接。本专利技术IC芯片封装件通过DAF膜将芯片直接粘贴于引线框架引脚上，使得芯片与框架结合特别好，并且膜厚度均勻，偏差也非常小；键合线直接从芯片打到引线框架内引脚上，或者从芯片打到芯片上，从而大大缩短了键合线长度，节省材料，且此框架可以采用倒装IC芯片封装。附图说明图1为本专利技术单芯片封装俯视图。图2为本专利技术冲压框架下单芯片封装剖面图。图3为本专利技术蚀刻框架下单芯片封装剖面图。图4为本专利技术多芯片堆叠式封装俯视图。图5为本专利技术冲压框架下多芯片堆叠式封装剖面图。图6为本专利技术蚀刻框架下多芯片堆叠式封装剖面图。图7为本专利技术单芯片倒装封装俯视图。图8为本专利技术冲压框架下单芯片倒装封装剖视图。图9为本专利技术蚀刻框架下单芯片倒装封装剖视图。图10为本专利技术多芯片堆叠式一种倒装封装俯视图。图11为本专利技术多芯片堆叠式另一种倒装封装俯视图。图12为本专利技术蚀刻框架下多芯片堆叠式一种倒装封装剖视图。图13为本专利技术蚀刻框架下多芯片堆叠式另一种倒装封装剖视图。图14为本专利技术冲压框架下多芯片堆叠式一种倒装封装剖视图。图15为本专利技术冲压框架下多芯片堆叠式另一种倒装封装剖视图。具体实施例方式下面结合附图对本专利技术进行详细说明。本专利技术封装件包括单芯片封装、单芯片倒装封装、多芯片堆叠式封装和多芯片堆叠式倒装封装。如图1、图2和图3所示，本专利技术IC芯片封装件单芯片封装的结构，包括引线框架及其上设置的内引脚1，内引脚1通过第一 DAF膜2粘接有第一 IC芯片3，第一 IC芯片3 通过第一键合线4与内引脚1相连接，内引脚1的表面固封有塑封体5 ；第一 DAF膜2、第一 IC芯片3和第一键合线4均封装于塑封体5内。单芯片封装中的内引脚1、第一DAF膜2、第一 IC芯片3、第一键合线4构成了电路整体；塑封体5对第一 IC芯片3和第一键合线4起到了支撑和保护的作用；第一 IC芯片 3、第一键合线4与内引脚1构成了电路的电源和信号通道。本专利技术封装件多芯片堆叠式封装的结构，如图4、图5和图6所示，包括引线框架及其上设置的内引脚1，内引脚1表面通过第一 DAF膜2粘接有第一 IC芯片3，第一 IC芯片3上通过第二 DAF膜7粘接有第二 IC芯片6 ；第一 IC芯片3通过第一键合线4与内引脚1相连接，第一 IC芯片3通过第二键合线9与第二 IC芯片6相连接，第二 IC芯片6通过第三键合线8与内引脚1相连接；内引脚1上固封有塑封体5。第一 DAF膜2、第一 IC芯片3、第二 DAF膜7、第二 IC芯片6、第一键合线4、第二键合线9和第三键合线8均封装于塑封体5内。多芯片堆叠式封装中塑封体5包围的第二 IC芯片6、第一 IC芯片3、第三键合线 8、第二键合线9、第一键合线4、第一 DAF膜2、第二 DAF膜7及内引脚1构成了电路整体，并且塑封体5对第一 IC芯片3、第二 IC芯片6、第一键合线4及第二键合线9起到了支撑和保护的作用。第一 IC芯片3、第二 IC芯片6、第一键合线4、第二键合线9及内引脚1构成了电路的电源和保护通道。多芯片堆叠式封装形式，可以将多个芯片集成于一个塑封体内，集成度高、产品尺寸非常小，能够满足集成电路封装高性能、小载体、薄外形的要求。第一键合线4、第二键合线9和第三键合线8采用金线或铜线。本专利技术封装件包括框架内引脚、芯片、DAF膜、键合线、塑封体，引线框架通过DAF 膜与芯片相连接。传统集成电路封装的上芯过程，采用粘片胶粘片，溢胶量很难控制，而且容易产生分层和粘片厚度不均勻等缺陷，本专利技术采用DAF膜粘片，将芯片用DAF直接粘贴于框架上，芯片与框架100%结合，且胶膜的厚度均勻，偏差在士25μπι，上芯的良率极高。本封装件具有无载体无引脚的特点，采用DAF膜将芯片直接粘贴于框架表面，打线时直接将键合线从芯片打到管脚上，十分方便；其管脚排列非常密集，整个塑封体的宽度能够控制在在1. 2mm 2. 2mm之间，可极大地减小产品尺寸，还可以在具备足够引脚间隙的情况下进行倒装封装，单芯片倒装封装参照图7、图8和图9，多芯片倒装封装参照图10、图 11、图12、图13、图14和图15。无载体封装中IC芯片的尺寸可以尽可能减小，IC芯片可以直接贴在引线框架上， 键合线可以从IC芯片打到引线框架内引脚上，也可以从芯片直接打到另一个芯片上，从而大大缩短键合线的长度，节省材料，并且可以减小封装尺寸。一种双扁平无载体无引脚的IC芯片封装件的封装方法，生产工艺流程如下1)单芯片封装晶圆减薄一划片一上芯(粘片)一压焊一塑封一后固化一电镀一打印一产品分离 —外观检验一测试编带包装一入库。2)多芯片堆叠式封装晶圆减薄一划片一上芯(粘片)一压焊一塑封一后固化一电镀一打印一产品分离 —外观检验一测试编带包装一入库。晶圆减薄工序中采用防止芯片翘曲工艺。划片时，8时及8时以下的晶圆采用DISC 3350划片机或双划片机进行划片，8时到12时晶圆采用PG300RM/TCN划片机划片，并应用防碎片、防裂纹划片工艺软件控制技术。选用低吸湿(吸湿率彡0.25%)、低应力(膨胀系数α 1 < 1)的环保型塑封。采用超薄型封装防翘曲工艺，解决封装过程中冲丝、翘曲和离层的难题。电镀工序前，先去溢料，采用热煮软化和高压水冲击相结合的去溢料工艺，先将后固化后的塑封件放入配有S700系列等化学材料的软化液槽本文档来自技高网...

【技术保护点】
１．一种双扁平无载体无引脚的ＩＣ芯片封装件，包括引线框架及其上设置的内引脚（１），内引脚（１）上设置有第一ＩＣ芯片，第一ＩＣ芯片通过第一键合线与内引脚（１）相连接，其特征在于，第一ＩＣ芯片通过第一ＤＡＦ膜与内引脚（１）相粘接。

【技术特征摘要】

【专利技术属性】
技术研发人员：郭小伟，刘建军，陈欣，
申请(专利权)人：西安天胜电子有限公司，
类型：发明
国别省市：87