一种倒V型二氧化硅沟槽结构生长硅基砷化镓材料的方法，包括以下步骤：步骤1：在硅衬底上生长二氧化硅层；步骤2：采用传统光刻和RIE方法在二氧化硅层上沿着硅衬底的方向刻蚀出沟槽，刻蚀深度等于二氧化硅层的厚度；步骤3：以硅烷为原料采用VPE法刻蚀在沟槽内的硅衬底上形成倒V形的硅缓冲层；步骤4：分别用piranha、SC2、HF和去离子水，清洗沟槽底部的硅缓冲层；步骤5：采用低压MOCVD的方法，先在沟槽内生长GaAs缓冲层，然后在沟槽内的GaAs缓冲层上生长GaAs顶层；步骤6：采用化学机械抛光的方法，将超出沟槽的GaAs顶层抛光，抛光至与二氧化硅层齐平，完成材料的制备。
【技术实现步骤摘要】
本专利技术涉及半导体
，是将MOCVD和高深宽比沟槽限制技术(Aspect Ratio Trapping, ART)以及倒V形沟槽结合起来生长应用于nMOS的硅基砷化镓材料，特别是指一种倒V型二氧化硅沟槽结构生长硅基砷化镓材料的方法。
技术介绍
根据国际半导体产业技术发展蓝图(ITRS2009)的预测，2012年MPU的物理栅长将缩小到22纳米。然而，随着集成电路技术发展到22纳米技术节点及以下时，硅集成电路技术在速度、功耗、集成度、可靠性等方面将受到一系列基本物理问题和工艺技术问题的限制，并且昂贵的生产线建设和制造成本使集成电路产业面临巨大的投资风险，传统的硅 CMOS技术采用“缩小尺寸”来实现更小、更快、更廉价的逻辑与存储器件的发展模式已经难以持续。因此，ITRS清楚地指出，“后22纳米” CMOS技术将采用全新的材料、器件结构和集成技术，集成电路技术将在“后22纳米”时代面临重大技术跨越及转型。III-V族半导体的电子迁移率远大于硅(GaAs、InAs的电子迁移率分别可达到 9000cm2/ (V · s) ,40000cm2/ (V · s)，而硅的只有1300cm2/ (V · s))，它们在低场和高场下都具有优异的电子输运性能，是超高速、低功耗nMOS的理想沟道材料。为了应对集成电路技术所面临的严峻挑战，采用与硅工艺兼容的高迁移率III-V族半导体材料代替硅沟道，以大幅提高逻辑电路的开关速度并实现低功耗工作研究已成为近期全球微电子领域的前言和执占。在Si衬底上外延高质量的III-V族半导体材料是制备Si基高迁移率nMOS的前提。GaAs是研究较为成熟的III-V族材料，本方法采用GaAs作为III-V的代表来研究外延问题。Si和GaAs的晶格适配较大(4. 1% )，热适配较大(Si和GaAs的热膨胀系数分别为2. 59X 10- -1, 5. 75X 10- -1)，因此产生大量的位错。同时，由于极性材料在非极性衬底上外延以及衬底台阶的存在，外延层中会产生大量的反相畴(Anti-phase domain，APD)，反相畴边界(Anti-phase boundary, APB)是载流子的散射和复合中心，同时在禁带引入缺陷能级。这些位错和反相畴边界会一直延伸到外延层的表面，严重影响了外延层的质量。这样，Si基III-V族材料的生长必须解决这两个问题。本方法中采用叔丁基二氢砷和三乙基镓代替通常采用的砷烷和三甲基镓，降低生长温度，降低生长速率，促进APB的自消除效应的产生；同时，采用高深宽比限制技术，利用 AR > 1的SW2沟槽来限制住适配位错和APB。基二氢砷和三乙基镓的分解温度远低于砷烷和三甲基镓，因此可以在较低的温度下进行材料的外延生长，并且，较低的温度可以限制 Si和GaAs界面的互扩散问题。采用MOCVD方法，在SW2沟槽中，外延GaAs是沿着{311} 和{111}晶族组成的晶面(平行于沟槽的方向)进行生长的，Si/GaAs界面处的失配位错， APD 一般是顺沿着外延层的生长方向延伸的，并且在本方法中运用倒V形沟槽，当这些失配位错和APD遇到SW2壁时就受到更有效的阻挡，不再延伸到顶层的GaAs。
技术实现思路
本专利技术的目的在于，提供一种倒V型二氧化硅沟槽结构生长硅基砷化镓材料的方法，该方法可制备高质量Si基GaAs材料，为Si基高迁移率nMOS提供材料基础，该类型nMOS 可以与传统硅工艺兼容，极大提高器件，降低功耗。该方法中通过改变原料并结合高深宽比沟槽限制技术，抑制了 GaAs/Si界面适配位错和APD向外延层的延伸。本专利技术提供一种倒V型二氧化硅沟槽结构生长硅基砷化镓材料的方法，包括以下步骤步骤1 在硅衬底上生长二氧化硅层；步骤2 采用传统光刻和RIE方法在二氧化硅层上沿着硅衬底的<110>方向刻蚀出沟槽，刻蚀深度等于二氧化硅层的厚度；步骤3 以硅烷为原料采用VPE法刻蚀在沟槽内的硅衬底上形成倒V形的硅缓冲层；步骤4 分别用piranha、SC2、HF和去离子水，清洗沟槽底部的硅缓冲层；步骤5 采用低压MOCVD的方法，先在沟槽内生长GaAs缓冲层，然后在沟槽内的 GaAs缓冲层上生长GaAs顶层；步骤6 采用化学机械抛光的方法，将超出沟槽的GaAs顶层抛光，抛光至与二氧化硅层齐平，完成材料的制备。其中硅衬底为ρ型高阻(001)硅。其中二氧化硅层的厚度为500nm-1000nm。其中沟槽的宽度为200-300nm。其中采用VPE方法在沟槽的底部生长的硅缓冲层的顶部据硅衬底的距离在 100-150nm。其中采用低压MOCVD的方法，其压力为IOOmBar,以叔丁基二氢砷和三乙基镓作为原料，生长过程中叔丁基二氢砷和三乙基镓的输入摩尔流量比V/III > 20。其中在沟槽内生长GaAs缓冲层时，生长温度在450_550°C之间，生长速率为 0.1-0. 5nm/s。其中在GaAs缓冲层上生长GaAs顶层时，生长温度在600_700°C之间，生长速率为 0. 8-1. 2nm/s。本专利技术的特点是1、用金属有机物化学气相外延与高深宽比沟槽限制的方法结合，在Si衬底生长高质量的GaAs异质外延层，使GaAs/Si界面的失配位错和反相畴边界截止在SiO2壁上，并且在沟槽底部的倒V型结构更加有力的约束了异质结界面缺陷的延伸。2、通过改变生长原料，降低生长温度，优化生长速率等其他参数，减少异质界面的缺陷，提高外延层的质量。附图说明为进一步说明本专利技术的具体
技术实现思路
，以下结合实例及附图详细说明如后，其中图1为硅衬底上生长二氧化硅层后的结构示意图2为光刻后形成二氧化硅沟槽的结构示意图；图3为VPE方法在沟槽底形成的Si倒V形沟槽结构示意图；图4为在沟槽中生长砷化镓缓冲层后的结构示意图；图5为生长完砷化镓顶层后的结构示意图；图6为经过化学机械抛光后形成平整表面的结构示意图。具体实施例方式请参阅图1至图6，本专利技术一种倒V型二氧化硅沟槽结构生长硅基砷化镓材料的方法，包括如下步骤步骤1 在硅衬底1上生长二氧化硅层2(图1中)，所述硅衬底1为ρ型电阻率大于2000 Ω cm的高阻(001)硅，所述二氧化硅层2的厚度为500nm-1000nm ；步骤2 采用传统光刻和RIE方法在二氧化硅层2上沿着硅衬底1的<110>方向刻蚀出多个沟槽3 (图2中)，该沟槽3的宽度为200-300nm ；步骤3 以硅烷为原料采用VPE方法在沟槽3的硅衬底上形成倒V形硅缓冲层 4(图3中)，其顶点据硅衬底1的距离为100nm-200nm ；步骤4 分别用piranha、SC2, HF和去离子水清洗，清洗沟槽3底部的硅缓冲层4 ；步骤5 采用低压MOCVD的方法，先在较低的温度和较低的生长速率下，在沟槽3 内生长200nm-300nm的GaAs缓冲层5，然后在较高的温度以及较高的生长速率下，在沟槽3 内的GaAs缓冲层5上生长GaAs顶层6，所述中采用低压MOCVD的方法，其压力为IOOmBar, 以叔丁基二氢砷和三乙基镓作为原料，生长过程中叔丁基二氢砷和三乙基镓的输入摩尔流量比V/III > 20，所述在沟槽3内生长200nm的GaAs缓冲层5时，生长温度在450_550°C本文档来自技高网...
【技术保护点】
１．一种倒Ｖ型二氧化硅沟槽结构生长硅基砷化镓材料的方法，包括以下步骤：步骤１：在硅衬底上生长二氧化硅层；步骤２：采用传统光刻和ＲＩＥ方法在二氧化硅层上沿着硅衬底的（１１０）方向刻蚀出沟槽，刻蚀深度等于二氧化硅层的厚度；步骤３：以硅烷为原料采用ＶＰＥ法刻蚀在沟槽内的硅衬底上形成倒Ｖ形的硅缓冲层；步骤４：分别用ｐｉｒａｎｈａ、ＳＣ２、ＨＦ和去离子水，清洗沟槽底部的硅缓冲层；步骤５：采用低压ＭＯＣＶＤ的方法，先在沟槽内生长ＧａＡｓ缓冲层，然后在沟槽内的ＧａＡｓ缓冲层上生长ＧａＡｓ顶层；步骤６：采用化学机械抛光的方法，将超出沟槽的ＧａＡｓ顶层抛光，抛光至与二氧化硅层齐平，完成材料的制备。
【技术特征摘要】
【专利技术属性】
技术研发人员：周旭亮，于红艳，王宝军，潘教青，王圩，
申请(专利权)人：中国科学院半导体研究所，
类型：发明
国别省市：11
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。