利用电流镜的电源钳位ESD保护电路制造技术

本发明专利技术公开了一种利用电流镜的电源钳位ESD保护电路，涉及集成电路芯片静电放电保护技术领域，包括：依次连接的电容-电阻模块(1)、钳位晶体管开启模块(2)和钳位晶体管(4)，还包括：钳位晶体管关断模块(3)，分别与所述电容-电阻模块(1)和钳位晶体管(4)连接。本发明专利技术通过在电源钳位ESD保护电路中引入电流镜结构，使得电容-电阻模块中的电容等效增大数倍，并延长了钳位晶体管的开启时间，提高了ESD保护的可靠性，另外，电路结构运用新型反相器替代传统反相器也延长了钳位晶体管的开启时间，以满足集成电路泄放静电电荷时的需求，确保了钳位晶体管在ESD保护期间泄放能力稳定在一个很高的水平。

【技术实现步骤摘要】

本专利技术涉及集成电路芯片静电放电(Electronic Static Discharge，ESD)保护
，特别涉及一种利用电流镜的电源钳位ESD保护电路。
技术介绍
随着集成电路工艺特征尺寸的不断缩小，芯片的防静电泄放能力已经成为保证内部电路可靠工作的关键因素。静电泄放现象是指当两个带有不等电势的物体靠近或者接触时，二者之间发生静电电荷转移的瞬态过程。在先进的集成电路工艺水平下，器件的栅氧化层很薄，其等效的栅氧化层电容很小，当静电电荷积累在栅氧化层上时，会形成很大的等效栅压，导致器件或者电路的失效。对于集成电路芯片来说，静电冲击有不同的模式，对应也有不同的保护电路。在电源管脚对接地管脚或者输入/输出管脚对输入/输出管脚的冲击模式下，静电电荷会流经内部功能电路模块，造成内部电路的损伤。电源钳位ESD保护电路主要是针对上述两种冲击模式，在冲击来临时，给芯片提供一个有效的静电电荷泄放通路，保证芯片内部功能电路不受冲击的损伤。已有的电源钳位ESD保护电路的设计需要满足如下的条件在ESD冲击来临时，由保护电路的电容-电阻或者电阻-电容模块给出一个有效信号，打开钳位晶体管以泄放静电电荷。在正常充电电压来临时，钳位晶体管要求不被打开。特征尺寸的缩小使电源钳位 ESD保护电路面临挑战首先，电容-电阻或者电阻-电容时间常数有做小的要求，但是电容-电阻或者电阻-电容时间常数做小之后需要保证钳位晶体管在ESD冲击之下足够的开启时间。其次，正常充电电压有上升时间很短的情况，电源钳位ESD保护电路要能有效的防止被快速上升的正常充电电压误触发。再次，即使保护电路被误触发，需要设计一个脱离误触发的机制，使得电路免受闩锁问题的影响。图1所示为一种现有技术的电源钳位ESD保护电路，其中Mbig为钳位晶体管。其工作原理如下当一个ESD脉冲作用到VDD管脚时，Rl-Cll交点(即Rl和Cll的连接点) 的电压不能立即上拉，在冲击的开始阶段保持为低电平，这个低电平经过由Mpll、Mnll和 Mpl2、Mnl2组成的两级反相器传导到Mpl3的栅极，Mpl3由此导通，并把Mbigl的栅极电压拉至VDD管脚的电压水平，然后Mbigl启动，开始泄放ESD冲击积累的静电电荷。等到Rl和 Cll的时间常数过去之后，Rl-Cll交点的电压跟上了 VDD管脚的电压变化成为逻辑高电平， 这个高电平经两级反相器到达Mpl3的栅极，并将其关断。同时，Rl-Cll交点的高电平经一级反相器到达Mpl4的栅极，把Mpl4打开。Mpl4开启之后，电容C12开始充电，Mpl4可以等效为一个电阻，则经过Mpl4和C12的等效时间常数之后，C12的上极板电压被拉高，这个高电平经由Mpl5和Mnl5组成的反相器反相传导到Mpl6的栅极。Mpl6由此开启，同Mpl4和 C12部分的分析一样，经由Mpl6和C13的等效时间常数之后，C13的上极板电压被拉高，然后Mnl3开启，把钳位晶体管Mbigl的栅压拉低，结束ESD保护过程。正常上电的充电电压作用到VDD管脚时，Rl-Cll交点的电压会跟随VDD管脚的电压一起变化。当Rl-Cll交点和VDD都为低电平时，反相器无法正常工作，Mbigl栅压处于低电平状态。当Rl-Cll结构的交点和VDD管脚的电压同时被拉高时，Mpl3关断、Mnl3开启， 确保了 Mbigl处于关断的状态，即保证了 Mbigl在正常上电时不被触发。图1所示电路的优点在于把控制钳位晶体管开启和关断的电路分开了，这样可以人为地相对Rl和Cll的时间常数做大Mpl4和C12的等效时间常数和Mpl6和C13的等效时间常数之和，从而近似忽略Rl和Cll的时间常数对于钳位晶体管开启状态的影响，给 Rl和Cll的时间常数做小的裕度。其次，即使图1所示电路被误触发，Mbigl也会在经过关断电路部分特定的时间常数之后被关断，不会进入闩锁状态，但其无法在集成电路需要泄放较多静电电荷时，保证钳位晶体管足够长的开启时间，即图1所示电路保护性能可靠性存在提升的空间。
技术实现思路
(一)要解决的技术问题本专利技术要解决的技术问题是如何进一步延长钳位晶体管的开启时间，提高ESD 保护的可靠性。( 二 )技术方案为解决上述技术问题，本专利技术提供了一种利用电流镜的电源钳位ESD保护电路， 所述电源钳位ESD保护电路包括依次连接的电容-电阻模块、钳位晶体管开启模块和钳位晶体管，还包括钳位晶体管关断模块，分别与所述电容-电阻模块和钳位晶体管连接，所述电容-电阻模块，用于识别所述电源钳位ESD保护电路的电源管脚VDD的脉冲是否为静电放电脉冲，若是，则发送第一响应信号至所述钳位晶体管开启模块，在经过所述电容-电阻模块的等效时间常数后，发送第二响应信号至所述钳位晶体管关断模块；所述钳位晶体管开启模块，用于根据所述第一响应信号启动所述钳位晶体管；所述钳位晶体管关断模块，用于根据所述第二响应信号关断所述钳位晶体管；所述钳位晶体管，用于在启动时，泄放所述静电放电脉冲带来的静电电荷。优选地，所述电容-电阻模块包括电流镜单元、电容C21、以及电阻R2，所述电流镜单元分别与所述电容C21的第一端和电阻R2的第一端连接，所述电流镜单元与电阻R2 的连接点分别与所述钳位晶体管开启模块和钳位晶体管关断模块连接，所述电容C21的第二端与所述电源钳位ESD保护电路的电源管脚VDD连接，所述电阻R2的第二端接地，所述电流镜单元与所述电源钳位ESD保护电路的电源管脚VDD连接。优选地，所述电流镜单元包括NM0S晶体管Mnsl、Mns2，所述NMOS晶体管Mnsl的栅极、所述NMOS晶体管Mnsl的漏极、以及所述NMOS晶体管Mns2的栅极相互连接，且连接点与所述电容C21的第一端连接，所述电容C21的第二端与所述NMOS晶体管Mns2的漏极连接，且连接点与所述电源钳位ESD保护电路的电源管脚VDD连接，所述NMOS晶体管Mnsl 的源极与所述NMOS晶体管Mns2的源极连接，且连接点与所述电阻R2的第一端连接。优选地，所述钳位晶体管为NMOS晶体管Mbig2，所述NMOS晶体管Mbig2的漏极与所述电源钳位ESD保护电路的电源管脚VDD连接，所述NMOS晶体管Mbig2的源极接地，所述NMOS晶体管Mbig2的栅极分别与所述钳位晶体管开启模块和钳位晶体管关断模块连接。优选地，所述钳位晶体管开启模块包括PM0S晶体管Mp2-1、Mp2_2、Mp23、以及 NMOS晶体管Mn22，所述PMOS晶体管Mp2_2的栅极与漏极连接，且连接点与所述PMOS晶体管Mp2-1的源极连接，所述PMOS晶体管Mp2-2的源极与所述电源钳位ESD保护电路的电源管脚VDD连接，所述PMOS晶体管Mp2-1的栅极与所述电容-电阻模块连接，所述PMOS晶体管Mp2-1的漏极与所述NMOS晶体管Mn22的漏极连接，且连接点与所述PMOS晶体管Mp23的栅极连接，所述NMOS晶体管Mn22的栅极与所述电源钳位ESD保护电路的电源管脚VDD连接，所述NMOS晶体管Mn22的源极接地，所述PMOS晶体管Mp23的漏极与所述钳位晶体管连接，所述PMOS晶体管Mp23的源极与所述电源钳位ESD保护电路的电源管脚VDD连接。优选地，所述钳位晶体管关断模块包括PM本文档来自技高网...

【技术保护点】
１．一种利用电流镜的电源钳位ＥＳＤ保护电路，其特征在于，所述电源钳位ＥＳＤ保护电路包括：依次连接的电容－电阻模块（１）、钳位晶体管开启模块（２）和钳位晶体管（４），还包括：钳位晶体管关断模块（３），分别与所述电容－电阻模块（１）和钳位晶体管（４）连接，所述电容－电阻模块（１），用于识别所述电源钳位ＥＳＤ保护电路的电源管脚ＶＤＤ的脉冲是否为静电放电脉冲，若是，则发送第一响应信号至所述钳位晶体管开启模块（２），在经过所述电容－电阻模块（１）的等效时间常数后，发送第二响应信号至所述钳位晶体管关断模块（３）；所述钳位晶体管开启模块（２），用于根据所述第一响应信号启动所述钳位晶体管（４）；所述钳位晶体管关断模块（３），用于根据所述第二响应信号关断所述钳位晶体管（４）；所述钳位晶体管（４），用于在启动时，泄放所述静电放电脉冲带来的静电电荷。

【技术特征摘要】

【专利技术属性】
技术研发人员：陆光易，王源，贾嵩，张钢刚，张兴，
申请(专利权)人：北京大学，
类型：发明
国别省市：11