高压级联电流镜电路制造技术

本发明专利技术提供一种电流镜电路，其包括电流源、三个低压晶体管和两个高压晶体管。所述电源源的第一连接端与第一电源端相连，其第二连接端与第三低压晶体管的第一连接端相连。第三低压晶体管的控制端与其第一连接端相连，其第二连接端与第一高压晶体管的漏极以及第一低压晶体管的栅极相连。第一高压晶体管的源级与第一低压晶体管的漏级相连，其栅极与第二高压晶体管的栅极以及电流源的第二连接端相连。第一低压晶体管的源级接第二电源端，其栅极与第二低压晶体管的栅极相连。第二低压晶体管的源级接第二电源端，其漏极与第二高压晶体管的源级相连。这样可以降低最低工作电源电压，同时又能够承受高压，还具有较低的功耗以及较小的芯片面积。

【技术实现步骤摘要】

本专利技术涉及电流镜电路领域，特别涉及一种高压级联电流镜电路。
技术介绍
在一些高压电路中，需要承受较高电压，所以需要在低压管上级联高压管才能耐受高压。但由于高压管的匹配性差，电流镜的复制需要由低压管来保证复制精度。图1描述了一种现有技术的高压级联电流镜电路，其中包括高压NMOS(N-channel Metal Oxide Semiconductor)晶体管MNHV3、MNHV4和低压NMOS晶体管MN1和MN2。通常，高压NMOS晶体管采用高压MOS工艺制作，其能够耐受较高电压，比如30V，低压NMOS晶体管采用低压MOS工艺制作，其近能够耐受较低电压，比如5V。低压晶体管MN1和MN2可以保证较好的电流匹配精度，高压晶体管MNHV3和MNHV4保证可以耐受高电压。但其缺点是需要较高的电源电压，即最低工作电源电压偏高，不利用低压工作。例如有些系统中电源变化范围为1.8V～30V。而图1中最低电源工作电压为Vth_hv+Vth_lv+Vdsat，其中Vth_hv为MNHV3的阈值电压，例如为1.6V，Vth_lv为MN1的阈值电压，例如为0.8V，Vdsat为电流源I1的饱和电压，例如为0.1V，在此例子中，最低电源电压为1.6V+0.8V+0.1V＝2.5V。在需要更低电压下工作的情形，则图1不能满足要求。图2描述了现有技术中高压级联电流镜电路的另一种实现方式，其中包括高压NMOS晶体管MNHV3、MNHV4和低压NMOS晶体管MN1和MN2，MNHV3的漏极接电阻R1，MNHV3的源极接MN1的漏极，MN1的源极接地，MNHV4的漏极接输出IOUT，MNHV4的源极接MN2的漏极，MN2的漏极接地。这种方式最低工作电压为Vth_hv+2.(Vdsat)，其中Vth_hv为MNHV3的阈值电压，一个Vdsat为电流源I1的饱和电压，另一个Vdsat为MN1的漏源饱和电压。以上述相同的例子，Vth_hv假设为1.6V，Vdsat为0.1V，则最低工作电压为1.6V+2*(0.1)＝1.8V。但图2所需的电阻R1可能消耗较大的芯片面积，特别对于低功耗设计，例如I1的电流值为10纳安，R1上的电压将为(Vth_hv+Vdsat)-Vth_lv＝1.7V-0.8V＝0.9V。根据欧姆定律，R1电阻值需设计为0.9V/10nA＝90兆欧姆，将占用非常大芯片面积。如果采用较小的电阻，则需增加I1的电流值，这样不利于低功耗设计。因此，有必要提出一种改进的高压级联电流镜电路来克服上述问题。
技术实现思路
本专利技术的目的在于提供一种改进的高压级联电流镜电路，其能够承受高压，最低工作电源电压较低。为了解决上述问题，本专利技术提供一种电流镜电路，其包括电流源、第一低压晶体管、第二低压晶体管、第三低压晶体管、第一高压晶体管和第二高压晶体管。所述电源源的第一连接端与第一电源端相连，其第二连接端与第三低压晶体管的第一连接端相连。第三低压晶体管的控制端与其第一连接端相连，其第二连接端与第一高压晶体管的漏极以及第一低压晶体管的栅极相连。第一高压晶体管的源级与第一低压晶体管的漏级相连，其栅极与第二高压晶体管的栅极以及电流源的第二连接端相连。第一低压晶体管的源级接第二电源端，其栅极与第二低压晶体管的栅极相连。第二低压晶体管的源级接第二电源端，其漏极与第二高压晶体管的源级相连。第二高压晶体管的漏极作为该电流镜电路的电流输出端。进一步的，第一低压晶体管、第二低压晶体管、第三低压晶体管、第一高压晶体管、第二高压晶体管的衬体端都连接于第二电源端。进一步的，所述电流镜电路还包括有电阻，该电阻串联在电流源的第二连接端和第三低压晶体管的第一连接端之间。所述电阻的阻值R41＝(Vth_hv1-Vth_lv1-Vgs_lv3+Vdsatlv1)/I41，其中Vth_hv1为第一高压晶体管的阈值电压，Vth_lv1为第一低压晶体管的阈值电压，Vgs_lv3为第三低压晶体管的阈值电压，Vdsatlv1为第一低压晶体管的漏源饱和电压，I41为电流源的电流值。进一步的，Vth_hv1-Vth_lv1-Vgs_lv3＝0，其中Vth_hv1为第一高压晶体管的阈值电压，Vth_lv1为第一低压晶体管的阈值电压，Vgs_lv3为第三低压晶体管的阈值电压，Vdsatlv1为第一低压晶体管的漏源饱和电压。进一步的，所述第三低压晶体管为MOS晶体管，第三低压晶体管的控制端为MOS晶体管的栅极，其第一连接端为MOS晶体管的漏极，其第二连接端为MOS晶体管的源级，第三低压晶体管的衬体端连接于第二电源端。进一步的，所述第三低压晶体管为双极型晶体管，第三低压晶体管的控制端为双极型晶体管的基极，其第一连接端为双极型晶体管的发射极或集电极，其第二连接端为双极型晶体管的集电极或发射极。进一步的，第一低压晶体管和第二低压晶体管形成电流镜，第一高压晶体管和第二高压晶体管的宽长比之比等于第一低压晶体管和第二低压晶体管的宽长比之比。进一步的，第一低压晶体管、第二低压晶体管、第一高压晶体管和第二高压晶体管均为NMOS晶体管，所述第一电源端为输入电源电压端，所述第二电源端为接地端，电流源的第一连接端为其输入端，电流源的第二连接端为其输出端。进一步的，第一低压晶体管、第二低压晶体管、第一高压晶体管和第二高压晶体管均为PMOS晶体管，所述第一电源端为接地端，所述第二电源端为输入电源电压端，电流源的第一连接端为其输出端，电流源的第二连接端为其输入端。与现有技术相比，本专利技术中的高压级联电流镜电路中采用晶体管串联在高压晶体管和电流源之间，这样可以降低最低工作电源电压，同时又能够承受高压，还具有较低的功耗以及较小的芯片面积。【附图说明】为了更清楚地说明本专利技术实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它的附图。其中：图1描述了一种现有技术的高压级联电流镜电路；图2描述了一种现有技术的高压级联电流镜电路；图3为本专利技术中的高压级联电流镜电路在第一个实施例中的电路图；图4为本专利技术中的高压级联电流镜电路在第二个实施例中的电路图；图5为本专利技术中的高压级联电流镜电路在第三个实施例中的电路图；和图6为本专利技术中的高压级联电流镜电路在第四个实施例中的电路图。【具本文档来自技高网...

【技术保护点】
一种电流镜电路，其特征在于，其包括电流源、第一低压晶体管、第二低压晶体管、第三低压晶体管、第一高压晶体管和第二高压晶体管，所述电源源的第一连接端与第一电源端相连，其第二连接端与第三低压晶体管的第一连接端相连，第三低压晶体管的控制端与其第一连接端相连，其第二连接端与第一高压晶体管的漏极以及第一低压晶体管的栅极相连；第一高压晶体管的源级与第一低压晶体管的漏级相连，其栅极与第二高压晶体管的栅极以及电流源的第二连接端相连；第一低压晶体管的源级接第二电源端，其栅极与第二低压晶体管的栅极相连；第二低压晶体管的源级接第二电源端，其漏极与第二高压晶体管的源级相连；第二高压晶体管的漏极作为该电流镜电路的电流输出端。

【技术特征摘要】
1.一种电流镜电路，其特征在于，其包括电流源、第一低压晶体管、第二
低压晶体管、第三低压晶体管、第一高压晶体管和第二高压晶体管，
所述电源源的第一连接端与第一电源端相连，其第二连接端与第三低压晶
体管的第一连接端相连，
第三低压晶体管的控制端与其第一连接端相连，其第二连接端与第一高压
晶体管的漏极以及第一低压晶体管的栅极相连；
第一高压晶体管的源级与第一低压晶体管的漏级相连，其栅极与第二高压
晶体管的栅极以及电流源的第二连接端相连；
第一低压晶体管的源级接第二电源端，其栅极与第二低压晶体管的栅极相
连；
第二低压晶体管的源级接第二电源端，其漏极与第二高压晶体管的源级相
连；
第二高压晶体管的漏极作为该电流镜电路的电流输出端。
2.根据权利要求1所述的电流镜电路，其特征在于，第一低压晶体管、第
二低压晶体管、第三低压晶体管、第一高压晶体管、第二高压晶体管的衬体端
都连接于第二电源端。
3.根据权利要求1所述的电流镜电路，其特征在于，其还包括有电阻，
该电阻串联在电流源的第二连接端和第三低压晶体管的第一连接端之间。
4.根据权利要求3所述的电流镜电路，其特征在于，
所述电阻的阻值R41＝(Vth_hv1-Vth_lv1-Vgs_lv3+Vdsatlv1)/I41，其中
Vth_hv1为第一高压晶体管的阈值电压，
Vth_lv1为第一低压晶体管的阈值电压，Vgs_lv3为第三低压晶体管的阈值
电压，Vdsatlv1为第一低压晶体管的漏源饱和电压，I41为电流源的电流值。
5.根据权利要求1所述的电流镜电路，其特征在于，
Vth_hv1-Vth_lv1-Vgs_lv...

【专利技术属性】
技术研发人员：王钊，
申请(专利权)人：无锡中星微电子有限公司，
类型：发明
国别省市：江苏;32