一种单路分离器及多路一体型分离器制造技术

本实用新型专利技术公开了单路分离器及多路一体型分离器，属于电信网络领域。所述单路分离器，包括外壳，连接在外壳底部的插脚，分别设于外壳两侧部下方的凸台，所述内部设有PCB板，PCB板的上表面集成着多个线圈，PCB板的下表面集成着多个电容。所述多路一体型分离器，包括两个以上且集成为一体的单路分离器，包括公共的外壳，设于公共外壳内部的公共PCB板，连接在公共外壳底部的插脚，分别设于公共外壳两侧部下方的凸台，其中，公共PCB板的上表面集成着多个线圈，公共PCB板的下表面集成着多个电容。本实用新型专利技术实施例提供的单路分离器，提高了集成度，减小了单路分离器占用单板的面积，有利于单板密度的提高。（*该技术在2020年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及通信网络领域，特别涉及一种单路分离器及多路一体型分离器。
技术介绍
分离器是网络端和用户端分离高频ADSL(Asymmetric Digital Subscriber Line，非同步数字用户专线)/VDSL(Very High Speed Digital Subscriber Line，超高速数字用户线路)和低频信号POTS (Plain Old Telephone Service，普通老式的电话服务)的滤波器，该滤波器可以集成到ATU (Adapter Unit，适配单元)中也可与ATU在物理上分开。如图1所示，现有单路分离器，包括外壳1，连接在所述外壳底部的插脚2，分别设于外壳两侧部下方的凸台3，如图2所示，所述外壳内部设有PCB板6(Printed Circuit Board,印刷电路板)，所述PCB板6的上表面集成着四个线圈4和四个电容5，所述四个线圈4均为环形，所述四个线圈4的端面与所述PCB板6的表面相平行。在实现本技术的过程中，专利技术人发现现有技术至少存在以下问题随着通信网络的高速发展，在保持单板面积不变的基础上，单板密度要求越来越高，单板密度从对、32、48、64...持续增加，相应的必须成比例增加单路分离器的数量。受上述结构限制，现有的单路分离器存在占用单板面积大，因此，大大制约了单板密度的提尚ο
技术实现思路
为了解决现有技术中单路分离器存在的占用单板面积大的问题，本技术实施例提供了一种单路分离器及多路一体型分离器。所述技术方案如下—种单路分离器，包括外壳，连接在所述外壳底部的插脚，分别设于所述外壳两侧部下方的凸台，所述外壳内部设有PCB板，所述PCB板的上表面集成着多个线圈，所述PCB 板的下表面集成着多个电容。本技术还提供了一种多路一体型分离器，包括两个以上且集成为一体的单路分离器，所述一体型分离器包括公共的外壳，设于所述公共外壳内部的公共PCB板，连接在所述公共外壳底部的插脚，分别设于所述公共外壳两侧部下方的凸台，其中，所述公共PCB 板的上表面集成着多个线圈，所述公共PCB板的下表面集成着多个电容。本技术实施例提供的技术方案的有益效果是相比现有技术，本技术实施例提供的单路分离器，采用了将多个电容集成于所述PCB板下表面的结构，减小了单路分离器占用单板的面积，有利于单板密度的提高。相比现有技术，本技术实施例提供的多路一体型分离器，包括两个以上集成为一体单路分离器，所述一体型分离器包括公共的外壳及公共PCB板，提高了集成度，通过将多个电容集成于所述PCB板下表面的结构，减小了单路分离器占用单板的面积，因此有利于单板密度的提高。附图说明为了更清楚地说明本技术实施例的技术方案，下面将对实施例中使用的附图作一简单地介绍，显而易见地，下面所列附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1是现有技术所述单路分离器的外形结构图；图2是现有技术所述单路分离器的内部结构放大图；图3是本技术实施例所述单路分离器的外形结构图；图4是本技术实施例所述单路分离器的中的所述PCB板的主视放大图；图5是本技术实施例所述单路分离器中的所述PCB板的后视放大图；图6是本技术实施例所述双路一体型分离器外形结构图；图7是本技术实施例所述双路一体型分离器中的所述公共PCB板的主视放大图；图8是本技术实施例所述双路一体型分离器中的所述公共PCB板的后视放大图。附图中，各标号所代表的组件列表如下1外壳，2插脚，3凸台，4线圈，5电容，6PCB板，7公共外壳，8公共PCB板，8. 1公共 PCB板的上表面，8. 2公共PCB板的下表面。具体实施方式为使本技术的目的、技术方案和优点更加清楚，下面将结合附图对本技术实施方式作进一步地详细描述。如图3所示，本专利技术实施例所述的一种单路分离器，包括外壳1，连接在外壳1底部的插脚2，分别设于外壳1两侧部下方的凸台3，外壳1内部设有PCB板6(可参见图4)，参见图4，PCB板6的上表面集成着多个线圈4，线圈4的数量至少为四个，本例中，线圈4数量为四个，参见图5，PCB板6的下表面集成着多个电容5，电容5的数量至少为四个，本例中电容5数量为四个。相比现有技术，本技术实施例提供的单路分离器，采用了将多个电容5集成于PCB板6下表面的结构，减小了单路分离器占用单板的面积，有利于单板密度的提高。具体地，如图4所示，多个线圈4的端面均与PCB板6的上表面相垂直，进一步减小了所述单路分离器占用单板的面积。为了提升单板集成度，减少器件对单板布局面积的占用，本技术还提供了一种多路一体型分离器。本实施例以双路一体型分离器为例加以说明，但不局限于此，该结构可适用于所有多路一体型分离器中。如图6所示，本实施例优选两个单路分离器且成为一体，即为双路一体型分离器。 本实施例采用两个单路分离器集成，在满足分离器标准(国标，TR127)的前提下，同时既保证集成到一起的两路之间不互相干扰，消除线圈之间的互感耦合影响，又保证在PCB出线时满足安规距离(分离器的出线为户外用户线规格，存在高压，因此PCB出现设计时两路之间有安规距离要求)，方便PCB设计。因此所述双路一体型分离器适合ADSL2 (ADSL2+extend down streambandwith ADSL2, T^Tτ ^ifMW ADSL2) +/VDSL2 (second generation VDSL,第二代的VDSL)兼容分离器的设计，提升产品密度。其中，VDSL(Very-high-bit-rate Digital Subscriber Line，甚高速数字用户线)。具体地，所述双路一体型分离器包括公共外壳7，设于公共外壳7内部的公共PCB板8 (可参见图7)，连接在公共外壳7底部的插脚 2，分别设于公共外壳7两侧部下方的凸台3，其中，参见图7，公共PCB板的上表面8. 1集成着多个线圈4，线圈4的数量至少为四个，本例中，线圈4数量为四个，参见图8，公共PCB板的下表面8. 2集成着多个电容5，电容5的数量至少为四个，本例中电容5数量为四个。相比现有技术，本技术实施例提供的双路一体型分离器，包括两个集成为一体单路分离器，所述一体型分离器包括公共的外壳及公共PCB板，相比单路分离器少了两个凸台的面积，同时，通过将多个电容集成于所述PCB板下表面的结构，减小了单路分离器占用单板的面积，提高了集成度，因此有利于单板密度的提高。如图7所示，具体地，所述多个线圈4的端面均与公共PCB板的上表面8. 1相垂直，进一步减小了所述双路一体型分离器占用单板的面积，提升了分离器的集成度，具体本实施例的单板布局面积相较单路分离器的单板布局面积少用30%，大大提升了产品密度。当然，本领域技术人员可以理解，多路一体型分离器是将所述两个以上的单路分离器集成为一体即成，其中，所述单路分离器的数量可以是两个以上的任何数量，如三个、 四个，五个等，多路一体型分离器与双路一体型分离器结构类似，参见图6，所述一体型分离器包括公共的外壳，设于公共外壳7内部的公共PCB板8，连接在公共外壳7底部的插脚2，本文档来自技高网...

【技术保护点】
１．一种单路分离器，包括外壳，连接在所述外壳底部的插脚，分别设于所述外壳两侧部下方的凸台，所述外壳内部设有ＰＣＢ板，其特征在于，所述ＰＣＢ板的上表面集成着多个线圈，所述ＰＣＢ板的下表面集成着多个电容。

【技术特征摘要】

【专利技术属性】
技术研发人员：苏小满，马志朋，谢超，
申请(专利权)人：华为技术有限公司，
类型：实用新型
国别省市：94