封装体制造技术

一种封装体，包括：第一管芯；第二管芯；在该第一和第二管芯之间的接口，所述接口被配置用于传输多个控制信号，其中控制信号的数目大于所述接口的宽度，并且所述第一和第二管芯中的至少一个包括可配置的成组装置，所述可配置的成组装置用来提供多组控制信号，由此一组信号跨越所述接口一起被发送。

【技术实现步骤摘要】

本专利技术涉及包括第一和第二管芯(die)的封装体。
技术介绍
硅技术中特征尺寸的发展趋势是减小。例如，减小CMOS (互补金属氧化物半导体) 硅处理中的特征尺寸允许数字逻辑在每个连续制作技术中缩小。例如，如果数字逻辑单元 以90 nm (纳米)技术来实施，则相同单元将占用比以65 nm技术实施时小55%的面积。
技术实现思路
根据本专利技术的一个方面，提供一种封装体，该封装体包括第一管芯；第二管芯； 在该第一和第二管芯之间的接口( interface )，所述接口被配置用于传输多个控制信号，其 中控制信号的数目大于所述接口的宽度，并且所述第一和第二管芯中的至少一个包括可配 置的成组(grouping)装置，所述可配置的成组装置用来提供多组控制信号，由此一组信号 跨越所述接口一起被发送。根据本专利技术的另一方面，提供一种用在封装体中的方法，所述封装体包括第一管 芯和第二管芯，所述方法包括提供控制信号，其中控制信号的数目大于在所述第一和第二 管芯之间的接口的宽度；将所述控制信号分成多组控制信号；以及跨越接口传输所述各组 中的所述控制信号。根据本专利技术的另一方面，提供一种用在封装体中的管芯，所述封装体包括所述管 芯和至少一个另外的管芯，所述管芯包括在所述管芯和所述另外的管芯之间的接口 ；用 来提供控制信号的装置，控制信号的数目大于所述接口的宽度；以及可配置的成组装置，所 述可配置的成组装置用来提供多组控制信号，由此一组信号跨越所述接口一起被发送。上述方面中的一个或多个可以，但不一定，解决或减轻下述问题中的一个或多个。专利技术人已经认识到，当纳米技术的尺寸减小时，模拟单元和IO (输入/输出)单元 可能比数字单元缩小得少(如果真有的话)。这可能导致的情形是，对于集成电路上的更复 杂的系统来说，设计日益受到焊盘(pad)限制。受焊盘限制的设计可能是不利的，因为数字 逻辑可能不能像其是器件面积中的决定因素的情况时那样被密集地实现。专利技术人已经认识到另一问题。例如，到更小设计的转变(例如到32纳米以 下的转变)在支持低电压、高速输入/输出逻辑和较高电压互连技术之间引入二分法 (dichotomy)。低电压、高速输入/输出逻辑的一个示例可以例如是DDR3 SDRAM(第三代双 倍数据速率同步动态随机存取存储器)。这可能需要1.5 V的电压。仅作为示例，较高电压 互连技术可以是HDMI (高清晰度多媒体接口)、SATA (串行高级技术附件)或USB3 (通用串 行总线3)。例如，较低电压的DDR3接口可能需要具有30埃厚度的晶体管栅极氧化物，而 HDMI接口将需要厚度为50埃的晶体管栅极氧化物。这些不同厚度的晶体管栅极氧化物与 标准处理不兼容。本专利技术者认识到的另一问题是将高速模拟接口移植到新工艺在时间和专家注意力方面会消耗大量资源。 附图说明 为了理解本专利技术的一些实施例并且理解这些实施例可以被如何实施，现在将仅以 示例的方式来参考附图，在附图中图Ia示出并入了两个管芯的封装体和与该封装体连接的电路的示意平面图； 图Ib示出图Ia的并入了两个管芯的封装体的示意侧视图； 图2示意性地示出图1的两个管芯之间的接口 ； 图3示意性地示出从一个管芯发送到另一个管芯的不同类型的分组； 图4示意性地示出分组的多路复用；图5示意性地示出一个管芯中的用于产生将从该管芯发送到另一个管芯的分组的电路；图6示意性地示出分组从一个管芯发送到另一个管芯的优先次序； 图7示出从一个管芯到另一个管芯的链路上的分组的多路复用； 图8示意性地示出用于保持一组信号和相应束寄存器(bundle register)之间的映射 的电路；图9示意性地示出实施写消息的边沿触发编码所需的硬件的各元件； 图10示意性地示出用于控制从一个管芯到另一个管芯的业务流量的电路； 图11示意性地示出同步机制；图12示意性地示出其中给定时隙被保留用于特定束的布置； 图13示意性地示出中断电路； 图14示意性地示出线到束的映射和束的反映射；以及 图15示意性地示出用于边沿触发的中断的电路。具体实施例方式在本专利技术的实施例中，多个集成电路管芯被并入单个封装体内。在下列示例中，描 述具有两个管芯的单个封装体。然而，应当理解的是，这仅作为示例并且在本专利技术的一些实 施例中可以提供两个以上的管芯。在不同硅管芯上的系统之间提供通信信道。通信信道或片上互连可以提供高带宽 和少的等待时间。在一些实施例中，各种信号被整合到通信信道上以便减少引脚数和功耗。 本专利技术的一些实施例可以提供通用通信信道，该通用通信信道允许接口保留它们与为接口 的不同实施方式留出余地的信道的兼容性。通过在单个封装体内允许一个以上的管芯，可以实现模拟块与数字块的去耦。例 如，模拟电路可以设置在一个管芯上并且数字电路可以设置在不同的管芯上。这样，模拟管 芯可以具有它需要的电压和/或晶体管栅氧化物厚度，而管芯的数字部分可以使用不同的 电压和/或晶体管栅氧化物厚度。应当理解的是，在一些实施例中，数字管芯可以主要包括 数字电路和相对少量的模拟电路和/或模拟管芯可以主要包括模拟电路和相对少量的数 字电路。可替换地或另外地，每个管芯可以被设计成提供特定功能，在该特定功能的实现过程中该特定功能可能需要模拟和数字电路的各种不同混合。在一些实施例中，这可能意 味着在不同的封装体中可以使用相同的管芯或用于管芯的相同设计。通过引入该模块性， 可以减少设计时间。在下面，包括两个或更多个管芯的单个封装体将被称作系统级封装体(system in package)ο仅作为示例，一个系统级封装体可以包括包括高速CPU (中央处理单元)的32纳 米管芯、一个或多个DDR3控制器和其它元件、以及包括模拟PHY (物理层装置)的55纳米 管芯。由于模拟电路被包含在与包含数字电路的管芯不同的管芯上，所述32纳米管芯能够 将由尺寸减小得到的好处最大化。在下列示例中，针对机顶盒来描述系统级封装体实施例。特别地，机顶盒应用管芯 和媒体处理引擎4是在相同的封装体中。然而，这仅作为示例。例如，一个封装体可以包括 RF (射频)管芯和TV调谐器管芯。或者，无线连网PHY层管芯可以被并入与RF管芯相同的 封装体中。可以在多种不同的情况下使用替换实施例。以下是其中可以使用本专利技术的实施例 的非穷举性列表移动电话芯片、自动化产品、电信产品、无线产品、游戏(gaming)应用芯 片、个人计算机芯片、以及存储器芯片。在一个封装体中有两个或更多个管芯并且所述管芯以不同技术来制作的情况下 可以使用本专利技术的实施例。可替换地或另外地，可以在至少管芯之一要被独立地鉴定、验证 或测试以符合某种标准是有利的情况下，可以使用本专利技术的实施例。可替换地或另外地，在 管芯中的一个包括驱动特定无线接口、光学接口或电接口的专用逻辑使得其它(一个或多 个)管芯可以被独立制造并且不发生与该专用逻辑有关的任何费用的情况下，可以使用本 专利技术的实施例。可替换地或另外地，在管芯中的一个包括将由其它管芯的设计者/制造者 扣留(withheld)的信息(例如加密信息)的情况下，可以使用本专利技术的实施例。可替换地或 另外地，在管芯中的一个包括高密度RAM或ROM并且因为制作成品率和/或产品灵活性优 选把其和标准高速逻辑分开的情况下，可以使用本文档来自技高网...

【技术保护点】
１．　一种封装体，包括：第一管芯；第二管芯；在第一和第二管芯之间的接口，所述接口被配置用于传输多个控制信号，其中控制信号的数目大于所述接口的宽度，并且所述第一和第二管芯中的至少一个包括可配置的成组装置，所述可配置的成组装置用来提供多组控制信号，由此一组信号跨越所述接口一起被发送。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：AM琼斯，S瑞安，
申请(专利权)人：AM琼斯，S瑞安，
类型：发明
国别省市：GB