本发明专利技术公开了一种工作于中心频率为2.4GHz的基于部分耗尽绝缘体上硅互补型金属氧化物半导体工艺全片集成并带有静电防护的低噪声放大器。该放大器采用带源极负反馈共源共栅结构，电路中钳位二极管和电压钳位系统起到了良好的静电防护作用，该低噪声放大器正常工作时，功率增益为13分贝，噪声系数为2.6分贝，且功耗为6.5毫瓦输入回波损耗为13分贝。本发明专利技术具有的静电防护水平高达0.8～0.9安培，传输线脉冲电流为1.4安培。本发明专利技术功耗低，静电防护能力强，噪声、增益和输入输出匹配良好。
【技术实现步骤摘要】
本专利技术涉及射频集成电路设计
，具体地说是一种工作于中心频率为 2. 4GHz的基于部分耗尽绝缘体上硅(SOI)互补性金属氧化物半导体(CMOS)全片集成并带 有静电防护的低噪声放大器。
技术介绍
随着国家电子技术的迅速发展，以及对低成本高速混合信号集成系统的巨大需 求，人们努力尝试着把若干高频的基本电路模块从砷化镓转移到CMOS硅工艺中。在过去的 十年中，为了改善器件的截止频率等性能，金属氧化物半导体(M0Q管沟道长度缩小到了 深亚微米级。传统硅工艺制作的器件由于结电容较大，导通电流较大，故截止频率较低且功耗 较大，不满足现代器件低功耗的要求。与硅为衬底的CMOS工艺相比，基于SOI工艺的CMOS 器件具有更好的高频低功耗特性，故经常在射频电路设计中使用到。因此，基于SOI工艺的 CMOS器件相对于其他器件有着特有的优势更小的结电容、更小的漏电流、无闩锁效应、抗 干扰能力强、充分的介质隔离。在射频器件中，静电防护的应用正变得越来越重要。传统的静电防护结构常常会 引起射频模块的性能退化。高频射频电路对于寄生效应和传统的ESD保护方法高度敏感， 把高频射频电路应用在射频器件中时，可能导致阻抗不匹配或损失，造成信号反射、增益下 降、带宽减小、噪声系数增大等，所以，传统硅工艺制作的低噪声放大器性能不会很好。与传 统硅为衬底的CMOS工艺相比，基于CMOS硅绝缘体工艺的器件具有更好的静电防护特性，通 过使用门控二极管、栅耦合MOSFET和齐纳二极管，SOI CMOS工艺在实现静电防护(ESD)方 面已经取得了不错的进展。随着栅氧化层厚度的减小，CMOS电路对于静电现象更加敏感。因此，可以承受静电 放电压力的低噪声放大器成为射频前端设计中的最关键的基石之一。很显然，基于SOI的 CMOS工艺制作低噪声放大器是一个良好的选择。
技术实现思路
本专利技术的目的是提供一种工作于中心频率为2. 4GHz的基于部分耗尽SOI CMOS全 片集成并带有静电防护的低噪声放大器，它主要应用于低功耗窄带领域。该低噪声放大器 在工作于2. 4GHz的中心频率时，功率增益为13分贝，噪声系数为2. 6分贝，且在功耗为6. 5 毫瓦时的输入回波损耗为13分贝。并具有的静电防护水平高达0.8安培，0.9安培，传输线 脉冲电流为1.4安培。这相当于分别在射频输入、射频输出和总线上施加1.2KV、1.4KV和 2kV的人体静电。实现本专利技术目的的具体技术方案是一种射频绝缘体上硅互补金属氧化物半导体低噪声放大器，该放大器包括输入端 RFIN、输出端RF0UT、第一偏置电压VBIASl、第二偏置电压VBIAS2、电源端VDD、地端GND、第3一晶体管Ql、第二晶体管Q2、第一 MOS管SOIMl、第二 MOS管S0IM2、第一电阻Rl、第一电感 Lg、第二电感Ld、第三电感Ls、第一电容Cl、第二电容C2、第三电容C3、第四电容C4、第一二 级管D1、第二二级管D2、第三二级管D3、第四二级管D4、第五二级管D5、第六二级管D6、第 七二级管D7和第八二级管D8，具体连接方式为第一晶体管Ql的集电极与第四二级管D4 的负极以及第二晶体管Q2的基极相连、基极与第二晶体管Q2的集电极相连、发射极与第 二二级管D2的负极以及第三二级管D3的正极相连；第二晶体管Q2的发射极与地端GND相 连；第一 MOS管SOIMl的栅极与第一偏置电压VBIASl相连、漏极和第二电感Ld以及第一电 容Cl相连、源极与第二 MOS管S0IM2的漏极相连；第二 MOS管S0IM2栅极与第一电阻Rl、第 一电感Lg以及第三电容C3相连、源极与第三电容C3以及第三电感Ls相连；第一电阻Rl 另一端接第二偏置电压VBIAS2 ；第一电感Lg另一端与输入端RFIN相连；第二电感Ld另一 端接电源端VDD ；第三电感Ls另一端接地端GND ；第一电容Cl另一端接输出端RFOUT ；第二 电容C2跨接在输出端RFOUT和地端GND之间；第四电容C4跨接在电源端VDD和地端GND 之间；第一二级管Dl负极与电源端VDD相连、正极与地端GND相连；第二二级管D2正极与 电源VDD相连；第三二级管D3负极与第四二级管D4正极相连；第五二级管D5负极与电源 端VDD相连、正极与输入端RFIN相连；第六二级管D6负极与输入端RFIN相连、正极与地端 GND相连；第七二级管D7负极与电源端VDD相连、正极与输出端RFOUT相连；第八二级管D8 负极与输出端RFOUT相连、正极与地端GND相连。所述第一晶体管Ql是PNP管，第二晶体管Q2是NPN管，第一 MOS管SOIMl和第二 MOS 管 S0IM2 是 NMOS 管。与现有技术相比，本专利技术具有以下优点1、功耗低用1. 8V电压供电，正常工作时，整个电路总电流不足4mA，功耗小于7mW，在低功耗 方面占有很大优势。2、静电防护能力强在射频器件中，静电防护的应用正变得越来越重要。本专利技术通过使用钳位二极管 和一个在输入和输出端的电压钳位系统(power clamp)等，使整个电路的抗静电能力大大 加强。3、噪声、增益和输入输出匹配良好的折衷射频电路设计的关键是如何在电源电压、噪声、增益和输入输出匹配之间经行折 衷。本专利技术电路采用1.8V电源供电，噪声系数小于3dB，增益大于13dB，输入输出匹配系数 均小于-13dB，体现了良好的折衷。附图说明图1为本专利技术电路结构2为本专利技术增益(S21)及输入匹配(Sll)输出匹配(S22)的曲线3为本专利技术电路参数噪声系数的曲线图具体实施例方式本专利技术的技术方案就是具体的实施例，这里就不再赘述实施例。下面介绍本专利技术技术方案的主要结构。二极管D1、D2、D3、D4以及双极型晶体管Ql、Q2组成了电压钳位系 统(powerclamp)，对整个电路起到良好的静电防护作用。输入端钳位二极管D5、D6以及输 出端钳位二极管D7、D8也对输入输出信号起到良好的保护作用。本专利技术采用的是带源极电 感负反馈的共源共栅结构，在中心频率2. 4G处，输入输出端都匹配到50欧姆；其输入阻抗 由下式决定 lZin = jw{Lg + Ls) + + jf-LsJwC, Cn(1)中心频率由下式决定f° = 2々(Cgsl+C3) (Lg+Ls)(2)由式⑴可见，输入阻抗由电感Lg、Ls决定，适当调节Lg、Ls的参数，就能使实部 变为50欧姆，虚部为0，满足良好匹配要求。整个设计的所有器件尺寸见表1表1器件尺寸汇总器件名尺寸器件名尺寸Ql0. 4umX20umX12C30. 596pFQ20. 4umX20umX8C45pFSOIMl0. 35umX2umX20Dl0. 35umX0. 25umS0IM20. 35umX2umX30D20. 35umX0. 25umLgInHD30. 35umX0. 25umLs4. 5pFD40. 35umX0. 25umLd280fFD50. 35umX 0. 35umRlIOkohmD60. 35umX 0. 35umCl3. 85pFD70. 35umX 0. 35umC21. 77pFD80. 35umX 0. 35um在整个部分耗尽SOI CMOS工艺全片集成静电防护低噪声放大器中，充分利本文档来自技高网...
【技术保护点】
一种射频绝缘体上硅互补金属氧化物半导体低噪声放大器，其特征在于：该放大器包括输入端（ＲＦＩＮ）、输出端（ＲＦＯＵＴ）、第一偏置电压（ＶＢＩＡＳ１）、第二偏置电压（ＶＢＩＡＳ２）、电源端（ＶＤＤ）、地端（ＧＮＤ）、第一晶体管（Ｑ１）、第二晶体管（Ｑ２）、第一ＭＯＳ管（ＳＯＩＭ１）、第二ＭＯＳ管（ＳＯＩＭ２）、第一电阻（Ｒ１）、第一电感（Ｌｇ）、第二电感（Ｌｄ）、第三电感（Ｌｓ）、第一电容（Ｃ１）、第二电容（Ｃ２）、第三电容（Ｃ３）、第四电容（Ｃ４）、第一二级管（Ｄ１）、第二二级管（Ｄ２）、第三二级管（Ｄ３）、第四二级管（Ｄ４）、第五二级管（Ｄ５）、第六二级管（Ｄ６）、第七二级管（Ｄ７）和第八二级管（Ｄ８），具体连接方式为：第一晶体管（Ｑ１）的集电极与第四二级管（Ｄ４）的负极以及第二晶体管（Ｑ２）的基极相连、基极与第二晶体管（Ｑ２）的集电极相连、发射极与第二二级管（Ｄ２）的负极以及第三二级管（Ｄ３）的正极相连；第二晶体管（Ｑ２）的发射极与地端（ＧＮＤ）相连；第一ＭＯＳ管（ＳＯＩＭ１）的栅极与第一偏置电压（ＶＢＩＡＳ１）相连、漏极和第二电感（Ｌｄ）以及第一电容（Ｃ１）相连、源极与第二ＭＯＳ管（ＳＯＩＭ２）的漏极相连；第二ＭＯＳ管（ＳＯＩＭ２）栅极与第一电阻（Ｒ１）、第一电感（Ｌｇ）以及第三电容（Ｃ３）相连、源极与第三电容（Ｃ３）以及第三电感（Ｌｓ）相连；第一电阻（Ｒ１）另一端接第二偏置电压（ＶＢＩＡＳ２）；第一电感（Ｌｇ）另一端与输入端（ＲＦＩＮ）相连；第二电感（Ｌｄ）另一端接电源端（ＶＤＤ）；第三电感（Ｌｓ）另一端接地端（ＧＮＤ）；第一电容（Ｃ１）另一端接输出端（ＲＦＯＵＴ）；第二电容（Ｃ２）跨接在输出端（ＲＦＯＵＴ）和地端（ＧＮＤ）之间；第四电容（Ｃ４）跨接在电源端（ＶＤＤ）和地端（ＧＮＤ）之间；第一二级管（Ｄ１）负极与电源端（ＶＤＤ）相连、正极与地端（ＧＮＤ）相连；第二二级管（Ｄ２）正极与电源（ＶＤＤ）相连；第三二级管（Ｄ３）负极与第四二级管（Ｄ４）正极相连；第五二级管（Ｄ５）负极与电源端（ＶＤＤ）相连、正极与输入端（ＲＦＩＮ）相连；第六二级管（Ｄ６）负极与输入端（ＲＦＩＮ）相连、正极与地端（ＧＮＤ）相连；第七二级管（Ｄ７）负极与电源端（ＶＤＤ）相连、正极与输出端（ＲＦＯＵＴ）相连；第八二级管（Ｄ８）负极与输出端（ＲＦＯＵＴ）相连、正极与地端（ＧＮＤ）相连。...
【技术特征摘要】
【专利技术属性】
技术研发人员：严琼，陈磊，赖宗声，石春琦，张书霖，华林，苏杰，张伟，刘盛富，阮颖，
申请(专利权)人：华东师范大学，
类型：发明
国别省市：31
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。