一种采用电场增强层的阻变存储器及其制备方法技术

本发明专利技术属于不挥发存储器技术领域，具体为一种采用电场增强层的阻变存储器及其制造方法。本发明专利技术阻变存储器包括顶电极、底电极以及位于所述顶电极与所述底电极之间的一层阻变功能介质层和一层电场增强层；所述的电场增强层和电阻转变存储层相邻，并且，电场增强层的介电常数低于阻变功能介质层的介电常数。本发明专利技术选用不同介电常数的阻变功能材料组成叠层结构来调节阻变存储结构单元中的电场分布，进而通过控制该电场分布来实现阻变存储器在阻变过程中所形成的导电通道结构和数量上的控制。本发明专利技术提出的阻变存储器性能稳定可控。

【技术实现步骤摘要】

本专利技术属于不挥发存储器
，具体涉及一种阻变存储器及其制造方法。
技术介绍
随着集成电路工艺技术节点的不断缩小，传统的闪存(Flash)非挥发性存储器由于其浮栅不能随着集成电路工艺的发展而无限制地减薄，闪存也就很难突破45纳米的工艺瓶颈，此外，动、静态存储器断电后易丢失数据。近年来，各种新型的非挥发性存储器得到了迅速发展，如铁电存储器(FRAM)、磁存储器(MRAM)、相变存储器(PRAM)和阻变存储器 (RRAM)。在这些存储器当中，阻变存储器的信息读写是依靠读取或者改变阻变材料的电阻来实现的。通常的阻变材料具有高阻和低阻两种状态。阻变存储器就是依靠材料本身高阻和低阻两种状态的改变来存储信息的。图1为一个典型阻变存储器单元的剖面图，在该阻变存储器单元100中，电阻转变存储层102位于顶电极101和底电极103之间。顶电极101 和底电极103通常使用Pt和Ti等化学性质较稳定的金属材料，电阻转变存储层102通常为Ti02、Zr0、Cu20和SrTiO3等二元或三元金属氧化物。电阻转变存储层102的电阻值在外加电压作用下可以具有高阻态和低阻态两种不用的状态，其可以分别用来表征“0”和“1” 两种状态。在不同的外加电压条件下，阻变存储器的电阻值在高阻态和低阻态之间可以实现可逆转换，以此来实现信息的存储。随着集成电路技术的进一步发展，大量具有阻变特性的材料相继被报道，例如 SiO2, NiO, CuxO, TiO2, HfOx, &0X。阻变存储器因为其具有制备简单、存储密度高、操作电压低、读写速度快、保持时间长、非破坏性读取、低功耗、与传统CMOS工艺兼容性好等优势而得到了很大的重视，被认为是成为下一代“通用”存储器的强有力候选者之一。在电阻式存储器件中，工作性能的稳定性，包括写入、擦除电压稳定性、高低阻的信号比值的稳定性是电阻式存储器实用化的关键问题，因此寻求性能可优化的高稳定性电阻式存储器的制备方法成为阻变存储器件走向工业应用的关键性课题。
技术实现思路
本专利技术的目的在于提出一种性能可优化的高稳定性阻变存储器及其制造方法，从而解决阻变存储器器件走向工业应用中出现的问题。本专利技术提出的阻变存储器，采用不同介电常数的阻变功能材料组成叠层作为电阻转变存储层，具体包括顶电极、底电极以及位于所述顶电极与所述底电极之间的一层阻变功能介质层和一层电场增强层；所述的电场增强层和阻变功能介质层相邻，并且，电场增强层的介电常数低于阻变功能介质层的介电常数。本专利技术中，所述电场增强层可采用较低介电常数材料，如Si02、Al2O3等，阻变功能介质层可采用较高介电常数材料，如Hf02、ZrO2或Nb2O5，或者其三元混合的介质材料等。同时，本专利技术还提出了上述阻变存储器的制造方法，具体步骤包括在基底上形成阻变存储器的底电极； 在所述底电极上形成一层阻变功能介质层；在所述阻变功能介质层上形成形成作为增强所述阻变功能介质层内电场的电场增强层；在所述电场增强层上形成阻变存储器的顶电极。 进一步地，所述的底电极为？丨/1^11/11、1^1 11或01等金属材料。所述的阻变功能介质层由11 )2、&02或Nb2O5，或者其三元混合介质材料等高介电常数材料形成。所述的电场增强层(第二层阻变功能介质层)由Si02、Al203等低介电常数材料形成。所述的顶电极为Al、Pt、Ru、TiN, TaN等金属材料。 在传统的阻变存储器通常包括上电极、阻变层和下电极。在本专利技术中，在上电极和下电极中还加入了一层电场增强层来增强阻变层内的电场。由于不同介电常数的氧化物材料的叠层结构在两端施加电压的情况下，具有不同介电常数的介质层的分压能力有所差别，这样导致电场会在各个介质层中分布的差异性。 因此，通过选用不同介电常数的阻变功能材料组成叠层结构可以实现调节阻变存储结构单元中的电场分布的目的，进而通过控制阻变存储器器件结构中的电场分布来实现阻变存储器在阻变过程中所形成的导电通道结构和数量上的控制。当阻变层介电常数较电场增强层的介电常数高时，阻变层内电场可以得到增强。本专利技术提出的阻变存储器性能稳定可控。本专利技术结合传统的薄膜制备方法来实现电场分布可调节的阻变存储器器件结构的制备，从而在实验和理论上彻底解决阻变存储器在实用化道路上所遇到性能不稳定的弊病。附图说明图1为一种传统技术的阻变存储器结构的截面图。图2为本专利技术所提出的一种性能可控型阻变存储器结构的截面图。图3至图7为本专利技术所提出的以在MOSFET后道互连工艺中集成如图2所示阻变存储器为实施例的制备工艺流程图。具体实施例方式下面结合附图与具体实施方式对本专利技术作进一步详细的说明，在图中，为了方便说明，放大或缩小了层和区域的厚度，所示大小并不代表实际尺寸。尽管这些图并不能完全准确的反映出器件的实际尺寸，但是它们还是完整的反映了区域和组成结构之间的相互位置，特别是组成结构之间的上下和相邻关系。图2为本专利技术所提供的一个性能可控型阻变存储器的实施例的截面图，如图2所示，该阻变存储器包括顶电极201、底电极203以及位于顶电极201与底电极203之间的复合介质层202，复合介质层202包括电阻转变层(通常为高介电常数(高k)材料)202b和和电场增强层(通常为低介电常数(低k)材料)20加。本专利技术所提出的阻变存储器可以集成于不同结构的半导体器件中，以下所述叙述的是，以在传统MOSFET后道互连工艺中集成阻变存储器为实施例的制造工艺流程。首先，提供一个硅衬底300，然后采用标准CMOS工艺，完成前道CMOS器件的制备，如图3所示，其具体的工艺包括有1、采用扩散工艺或者离子注入工艺在硅衬底300内形成源区301和漏区302。2、采用氧化工艺、薄膜淀积工艺以及光刻工艺和刻蚀工艺，在衬底 300上形成器件的栅氧化层303、栅电极304和绝缘层305，绝缘层305将栅区与器件的其它导体层隔离。接下来，利用化学气相沉积(CVD)方法淀积SiOC低k介质材料来形成层间隔离层306，然后光刻、刻蚀定义出互连通孔位置，并利用反应离子溅射一层TiN来作为铜的扩散阻挡层，然后利用原子层淀积(ALD)技术在TiN上生长Ru层形成Ru/TiN结构307。接着采用电镀方法形成铜连线308，并用化学机械抛光(CMP)技术平整化wafer表面，如图4所7J\ ο接下来，淀积一层氮化硅刻蚀阻挡层309，并再次淀积SiOC层间隔离层310，然后光刻、刻蚀定义出第二层互连位置，再淀积形成Ru/TiN扩散阻挡层311，并电镀铜互连线 312，之后采用CMP技术抛光，如图5所示。接下来，将样品放入原子层淀积设备中，在脉冲周期中的第一脉冲之前，将晶片加热到约300°C。在整个ALD生长期间保持这一温度。在脉冲周期中的第一脉冲之前，使反应室达到约ITorr的压力，并且在整个工艺期间也保持这一压力。将加热到70°C的铪的有机物反应前躯体(四乙基甲胺基)铪(TEMAH)挥发出的气体在氮气作为载体气体流以脉冲形式引入到反应室中，脉冲时间为2秒。将非活性气体以脉冲形式引入反应腔，从反应腔中清除未反应的金属有机前驱体和副产物。非活性清除气体包括氮、氩气和氦气，脉冲时间为3秒。通常在约1至约2秒范围内的脉冲时间将水蒸气脉冲引入到反应室中。从反应室本文档来自技高网...

【技术保护点】
１．一种阻变存储器，其特征在于包括顶电极、底电极以及位于所述顶电极与所述底电极之间的一层阻变功能介质层和一层电场增强层；所述的电场增强层和电阻转变存储层相邻，并且，电场增强层的介电常数低于阻变功能介质层的介电常数。

【技术特征摘要】

【专利技术属性】
技术研发人员：张卫，陈琳，周鹏，孙清清，王鹏飞，
申请(专利权)人：复旦大学，
类型：发明
国别省市：31