半导体结构及其制造方法技术

本发明专利技术提出一种半导体结构及其制造方法，其中，半导体结构包括：衬底、位于所述衬底之上的栅介质层、在所述衬底和所述栅介质层之间形成的界面层、位于所述栅介质层之上的金属栅电极层；和至少一层注入离子调节层，用于调节所述半导体结构的功函数，且所述注入离子调节层中的金属原子与氧的结合能力高于所述栅介质层中原子与氧的结合能力。本发明专利技术通过在半导体结构中注入金属离子，实现半导体结构功函数的调整，界面层的减薄，栅介质结晶温度的提高，等效氧化层厚度的减小，半导体结构性能的提升。

【技术实现步骤摘要】

本专利技术涉及集成电路制造
，特别涉及一种。
技术介绍
在现有的CMOS工艺中，为了提高器件的性能，通常使用高k(介电常数)栅介质材料与金属栅材料。研究表明，替代氧化硅材料作为CMOS器件栅介质的高k栅介质材料具有比氧化硅更高的介电常数，可以在不减小物理厚度的情况下提高栅电容的大小，从而在不增加漏电的情况下，减小等效氧化层厚度(Equivalent Oxide thickness，EOT)，提高器件性能。但是，高k栅介质材料与金属栅材料在使用过程中存在一些问题需要改善，例如， 界面态较高，EOT需要进一步减小，以及调整功函数等问题。但是，退火过程中所形成的界面层其介电常数比较低，且厚度一般在Inm左右，阻碍了 EOT的进一步减小，妨碍了器件性能的进一步提高。功函数方面，使用11"!1 )2可以满足PMOS的需求(功函数 5.&V)，但是还没有提出一种合适的工艺技术在不加入覆盖层的情况下，实现半导体结构功函数的调整，使其满足NMOS的需求(功函数 4. &V)。另外，高k介质的热稳定性问题也是一直受关注的关键技术。铪基栅介质已经成为较为公认的介质材料，但氧化铪在500度左右就易结晶，导致器件漏电增大，性能下降。
技术实现思路
本专利技术的目的旨在至少解决上述技术问题之一。为此，本专利技术一方面提出一种半导体结构，包括衬底；位于所述衬底之上的栅介质层，其中，所述栅介质层和所述衬底之间具有界面层；位于所述栅介质层之上的金属栅电极层；以及至少一层注入离子调节层，用于调节所述半导体结构的功函数，且所述注入离子调节层中金属原子与氧的结合能力高于所述栅介质层和所述界面层中原子与氧的结合能力。在本专利技术的一个实施例中，其中，所述注入离子调节层形成于所述金属栅电极层的底部；或者，所述注入离子调节层形成于所述栅介质层的顶部；或者，所述注入离子调节层的一部分位于所述栅介质层中，所述注入离子调节层的另一部分位于所述金属栅电极层中。在本专利技术的一个实施例中，所述注入离子调节层中的金属离子为Er、Y、Gd中的一种或多种。在本专利技术的一个实施例中，用于NMOS半导体结构的金属离子其功函数小于金属栅电极的功函数；用于PMOS半导体结构的金属离子其功函数大于金属栅电极的功函数。在本专利技术的一个实施例中，其中，所述注入离子调节层在半导体结构横向方向上的注入深度相同；或者，所述注入离子调节层在半导体结构横向方向上的靠近源漏两端的注入深度比在中间部位的注入深度深；或者，所述注入离子调节层在半导体结构横向方向上的靠近源漏两端的注入深度比在中间部位的注入深度浅；或者，所述注入离子调节层在半导体结构靠近源端部位的注入深度比在其他部位的注入深度深；或者，所述注入离子调节层在半导体结构靠近漏端部位的注入深度比在其他部位的注入深度浅。本专利技术另一方面还提出了一种半导体结构的制造方法，包括以下步骤提供衬底； 在所述衬底上淀积高k材料以形成栅介质层，其中，所述栅介质层和所述衬底之间具有界面层；在所述栅介质层上淀积金属栅材料以形成金属栅电极层；向所述金属栅电极层中注入金属离子以形成注入离子调节层，其中所述注入离子调节层中的金属原子与氧的结合能力高于所述栅介质层和所述界面层中原子与氧的结合能力；和进行退火。在本专利技术的一个实施例中，其中，所述注入离子调节层位于所述金属栅电极层的底部；或者，所述注入离子调节层位于所述栅介质层的顶部；或者，所述注入离子调节层的一部分位于所述栅介质层中，所述注入离子调节层的另一部分位于所述金属栅电极层中。在本专利技术的一个实施例中，所述注入的金属离子为Er、Y、Gd中的一种或多种。在本专利技术的一个实施例中，用于NMOS半导体结构的金属离子其功函数小于金属栅电极的功函数；用于PMOS半导体结构的金属离子其功函数大于金属栅电极的功函数。在本专利技术的一个实施例中，其中，所述注入离子调节层在半导体结构横向方向上的注入深度相同；或者，所述注入离子调节层在半导体结构横向方向上的靠近源漏两端的注入深度比在中间部位的注入深度深；或者，所述注入离子调节层在半导体结构横向方向上的靠近源漏两端的注入深度比在中间部位的注入深度浅；或者，所述注入离子调节层在半导体结构靠近源端部位的注入深度比在其他部位的注入深度深；或者，所述注入离子调节层在半导体结构靠近漏端部位的注入深度比在其他部位的注入深度浅。本专利技术另一方面还提出了一种半导体结构的制造方法，包括以下步骤提供衬底； 在所述衬底上淀积高k材料以形成栅介质层，其中，所述栅介质层和所述衬底之间具有界面层；向所述栅介质层中注入金属离子以形成注入离子调节层，其中所述注入离子调节层中的金属原子与氧的结合能力高于所述栅介质层和所述界面层中原子与氧的结合能力；在所述栅介质层上淀积金属栅材料以形成金属栅电极层；和进行退火。在本专利技术的一个实施例中，所述注入离子调节层位于所述栅介质层的顶部。在本专利技术的一个实施例中，所述注入的金属离子为Er、Y、Gd中的一种或多种。在本专利技术的一个实施例中，用于NMOS半导体结构的金属离子其功函数小于金属栅电极的功函数；用于PMOS半导体结构的金属离子其功函数大于金属栅电极的功函数。在本专利技术的一个实施例中，其中，所述注入离子调节层在半导体结构横向方向上的注入深度相同；或者，所述注入离子调节层在半导体结构横向方向上的靠近源漏两端的注入深度比在中间部位的注入深度深；或者，所述注入离子调节层在半导体结构横向方向上的靠近源漏两端的注入深度比在中间部位的注入深度浅；或者，所述注入离子调节层在半导体结构靠近源端部位的注入深度比在其他部位的注入深度深；或者，所述注入离子调节层在半导体结构靠近漏端部位的注入深度比在其他部位的注入深度浅。本专利技术又一方面还提出一种半导体结构的制造方法，包括以下步骤提供衬底； 在所述衬底上淀积高k材料以形成栅介质层；向所述栅介质层中注入金属离子以形成注入离子调节层，其中所述注入离子调节层中的金属原子与氧的结合能力高于所述栅介质层和所述界面层中原子与氧的结合能力；在所述栅介质层上淀积金属栅材料以形成金属栅电极层；和进行退火。本专利技术通过向半导体结构中注入金属离子，实现半导体结构功函数的调节，同时能够减薄界面层，提高栅介质的结晶温度，减小EOT，提升半导体结构的性能。本专利技术附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本专利技术的实践了解到。附图说明本专利技术上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中图1为本专利技术第一实施例的半导体结构的示意图；图2为本专利技术第二实施例的半导体结构的示意图；图3为本专利技术第三实施例的半导体结构的示意图；图4至图7分别为金属离子在半导体结构的横向方向上的注入深度不同的示意图；图8为本专利技术一个实施例的半导体结构的制造方法的流程图；图9为注入Er离子后的离子分布图；图10为功函数与注入离子之间的关系图；图11为退火后远程吸氧的示意图；图12a为注入离子的半导体结构退火后的示意图；图12b为未注入离子的半导体结构退火后的示意图；以及图13为本专利技术另一个实施例的半导体结构的制造方法的流程图。具体实施例方式下面详细描述本专利技术的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元本文档来自技高网...

【技术保护点】
１．一种半导体结构，其特征在于，包括：衬底；位于所述衬底之上的栅介质层，其中，所述栅介质层和所述衬底之间具有界面层；位于所述栅介质层之上的金属栅电极层；以及至少一层注入离子调节层，用于调节所述半导体结构的功函数，且所述注入离子调节层中的金属原子与氧的结合能力高于所述栅介质层和所述界面层中原子与氧的结合能力。

【技术特征摘要】

【专利技术属性】
技术研发人员：赵梅，梁仁荣，王敬，许军，
申请(专利权)人：清华大学，
类型：发明
国别省市：11