具有电流控制机制的电路及电流控制方法技术

本发明专利技术揭露一种具有电流控制机制的逻辑电路及电流控制方法，所述电路包含一电流源网络、一漏泄电路、一电流源产生器以及一电流控制电路。电流源网络用以产生第一电流。漏泄电路，在至少二漏泄状态下具有一漏泄电流，而漏泄电流则会影响第一电流的流量。电流源产生器，用以产生一相似第一电流，对应于第一电流；一相似第一漏泄电流，对应于在一第一漏泄状态下的一第一漏泄电流；以及一相似第二漏泄电流，对应于在一第二漏泄状态下的一第二漏泄电流。电流控制电路，用以提供一电流控制信号，进而控制以第一相似电流、相似第一漏泄电流与相似第二漏泄电流为依据的第一电流。

【技术实现步骤摘要】

本专利技术是有关于一种集成电路，更特别是有关于一种具有电流控制机制的逻辑电路。
技术介绍
逻辑电路一般是用于对内存(例如内存阵列)提供控制信号。在一些实施例中， 逻辑电路包含电流管理电路中的P型金属氧化物半导体(PM0Q晶体管以及内存组件中的 N型金属氧化物半导体(NMOQ晶体管。在一些状况中，在内存组件中的主动漏泄电流与被动漏泄电流皆会对内存中的不同设计型态的电源管理的PMOS晶体管产生压力与/或造成故障，其包含，例如只读存储器(ROM)、静态随取内存(SRAM)等等。由工艺、电压与温度所影响产生的变量(例如PVT变量)皆会造成压力/故障。工艺变量造成晶体管具有不相同的驱动能力，进而导致晶体管于彼此间会产生驱动过慢或过快，尤其是在不同类型的晶体管中(例如P型或N型)。一般来说，故障的情形往往是发生在低操作电压(例如VCC) 以及当晶体管其中一类型慢于另一类型时。在一方法中，当读取到逻辑位准为「1」(例如 一高位准、一高逻辑位准)，PMOS晶体管的较强管理电流将干扰电路中的评估机制，在1_ active_leak/Ikeeper的比例趋近1时，其中I_active_leak为当电路处于主动电流漏泄状态下的漏泄电流。在这情况下，延长对应的字线(例如WL)的脉波宽度将无法解决上述问题。就另一实施例而言，当读取到「0」(例如一低位准、一低逻辑位准)时，则会产生失效，在I_actiVe_leak/漏泄电路的比例很小时，其中I_paSSive_leak为当电路处于被动电流漏泄状态下的漏泄电流。目前用以解决上述问题的方法，是采取增加用以形成管理电流的晶体管的尺寸。然而，这种解决方法则会增加电流管理器从输入端至输出端间的传导延迟，进而导致较慢的存取时间。在一些方法中，则是采用增加控制接脚，并端视使用者的能力以选取适当的接脚，产生对应电流以及合适的管理电流，然而这种方法也会增加电路的复杂度。
技术实现思路
本专利技术的目的在于提供一种。本专利技术的一实施方式是有关于一种具有电流控制机制的逻辑电路。在本专利技术的一实施例中，一种电路包含一电流源网络、一漏泄电路(leakage circuit)、一电流源产生器以及一电流控制电路。电流源网络用以产生一第一电流。漏泄电路在至少二个漏泄状态下具有一第一漏泄电流与一第二漏泄电流，代表至少二漏泄状态，而第一漏泄电流与第二漏泄电流影响第一电流的流量。电流源产生器用以产生一相似第一电流、一相似第一漏泄电流以及一相似第二漏泄电流。相似第一电流对应于第一电流，相似第一漏泄电流对应于在第一漏泄状态下的一第一漏泄电流，相似第二漏泄电流对应于在第二漏泄状态下的一第二漏泄电流。电流控制电路用以提供一电流控制信号，控制以相似第一电流、相似第一漏泄电流与相似第二漏泄电流为依据的第一电流。本专利技术的另一实施方式是有关于一种电流控制方法。在本专利技术的一实施例中，一种电流控制方法应用于一电路中，其中该电路包含具有多个电流源的一电流源网络，其用以提供一第一电流与一漏泄电路，漏泄电路具有至少一在第一漏泄状态下的第一漏泄电流以及一在第二漏泄状态下的第二漏泄电流。此方法包含下列步骤，首先，产生对应于第一电流的一相似第一电流；接着，产生对应于第一漏泄电流的一相似第一漏泄电流；然后，产生对应于第二漏泄电流的一相似第二漏泄电流；之后，根据相似第一电流与相似第一漏泄电流间的一第一关系，以及相似第一电流与相似第二漏泄电流之间的第二关系，产生一信号的一状态，对应于电流源中的至少一电流源，用以提供第一电流。本专利技术的再一实施方式是有关于一种具有电流控制机制的逻辑电路。在本专利技术的一实施例中，一种电路包含一电流源网络、一漏泄电路、一电流源产生器、一第一组件、一第二组件、一第三组件、一第四组件以及一译码电路。电流源网络产生一第一电流。漏泄电路耦接至电流源网络，并且用以在一第一漏泄状态下产生一第一漏泄电流以及在一第二漏泄状态下产生一第二漏泄电流。电流源产生器用以产生一相似第一电流、一相似第一漏泄电流以及一相似第二漏泄电流，其中相似第一电流对应于第一电流、相似第一漏泄电流对应于第一漏泄电流，以及相似第二漏泄电流对应于第二漏泄电流。第一组件用来比较相似第一电流与相似第一漏泄电流，进而产生一第一组件结果。第二组件用来比较相似第一电流与相似第二漏泄电流，进而产生一第二组件结果。第三组件用来比较第一组件结果与一第一参考电压，进而产生一第三组件结果。第四组件用来比较第二组件结果与一第二参考电压，进而产生一第四组件结果。译码电路用以接收第三组件结果与第四组件结果，并且产生一信号以控制第一电流。附图说明为让本专利技术的上述和其它目的、特征、优点与实施例能更明显易懂，所附图的说明如下图1是绘示适用于一些实施例的一种示范内存阵列的电路图；图2是根据一些实施例所绘示控制于图1中的内存阵列的逻辑电路中的电流的功能方块图；图3是根据一些实施例所绘示图2中的动态逻辑电路的电路图；图4是根据一些实施例所绘示主动漏泄电流与被动漏泄电流的两电路的电路图；图5是根据一些实施例所绘示图2中的电流源产生器的电路图；图6是根据一些实施例所绘示图2中的电流比较器的电路图；图7是根据一些实施例所绘示图2的ADC电路的电路图；图8是根据一些实施例所绘示信号彼此间关系的波形图；图9是根据一些实施例所绘示控制图2的逻辑电路中的电流的流程图；图10是根据一些实施例所绘示电路的详细电路图。上述附图中相同的号码代表相同或相似的组件。主要组件符号说明100:内存阵列 400B:电路155 位阵列500A:电路110逻辑电路500B 电路110--1 电流源网络500C 电路110--2 下拉网络600 电路图110--3 电路610 运算放大器120缓冲器620 运算放大器130数据总线710比较器140电流控制电路720比较器145内存控制电路730数字译码160输入/输出810 线200功能方块图820 线210电流源产生器905步骤210--1 电路910步骤210--2 电路912步骤220电流比较器915步骤230电流比较器920步骤240模拟数字转换器925步骤310电流源网络1000 电路图400A 电路具体实施例方式为了使本专利技术的叙述更加详尽与完备，可参照附图及以下所述各种实施例，附图中相同的号码代表相同或相似的组件。另一方面，众所周知的组件与步骤并未描述于实施例中，以避免造成本专利技术不必要的限制。所揭示的实施例可具有下述优点其中之一或其结合。一些实施例则是为电流管理提供及时追踪，包含考虑工艺、电压与温度(PVT)变量。一些实施例包含一控制回路，用以产生适当的电流。一些实施例产生控制信号于实施例中的内存阵列所使用相同的芯片上。 一些实施例改善由于主动与被动漏泄所产生的不稳定/故障。有些实施例则是使用小尺寸。图1是绘示适用于一些实施例的一种内存阵列100的电路图。内存阵列100包含多个内存组，然而在此则仅以内存组MBl与内存组MB2为例说明。一内存组(例如MB1或MB2)包含一位阵列155，其包含多个排列成行(未显示) 与列(未显示)的内存组件MC，用以储存数据。在一些实施例中，动态逻辑电路110包含多个1(例如1 个)内存组件MC。因此，当K(例如1观0)为一内存组中的列数目，则内存组的每一行本文档来自技高网...

【技术保护点】
１．一种具有电流控制机制的电路，其特征在于，包含：一电流源网络，用以产生一第一电流；一漏泄电路，具有一第一漏泄电流与一第二漏泄电流，代表至少二漏泄状态；该第一漏泄电流与该第二漏泄电流影响该第一电流的流量；一电流源产生器，用以产生：一相似第一电流，对应于该第一电流；一相似第一漏泄电流，对应于在一第一漏泄状态下的该第一漏泄电流；一相似第二漏泄电流，对应于在一第二漏泄状态下的该第二漏泄电流；以及一电流控制电路，用以提供一电流控制信号，控制以该相似第一电流、该相似第一漏泄电流与该相似第二漏泄电流为依据的该第一电流。

【技术特征摘要】
2010.03.25 US 12/731,5551.一种具有电流控制机制的电路，其特征在于，包含 一电流源网络，用以产生一第一电流；一漏泄电路，具有一第一漏泄电流与一第二漏泄电流，代表至少二漏泄状态；该第一漏泄电流与该第二漏泄电流影响该第一电流的流量； 一电流源产生器，用以产生 一相似第一电流，对应于该第一电流；一相似第一漏泄电流，对应于在一第一漏泄状态下的该第一漏泄电流； 一相似第二漏泄电流，对应于在一第二漏泄状态下的该第二漏泄电流；以及一电流控制电路，用以提供一电流控制信号，控制以该相似第一电流、该相似第一漏泄电流与该相似第二漏泄电流为依据的该第一电流。2.根据权利要求1所述的具有电流控制机制的电路，其特征在于， 该漏泄电路包含多个晶体管，耦接至一数据线；以及该电流源产生器，包含一第一晶体管，对应于所述多个晶体管中的一个，并且用以产生该相似第一漏泄电流;以及一第二晶体管，对应于所述多个晶体管中的所述一个，并且用以产生该相似第二漏泄电流。3.根据权利要求2所述的具有电流控制机制的电路，其特征在于，该第一漏泄电流是根据该第一晶体管的一操作状态，并且该第二漏泄电流是根据该第二晶体管的一操作状态，并且其中该第一晶体管的该操作状态不同于该第二晶体管的该操作状态。4.根据权利要求2所述的具有电流控制机制的电路，其特征在于， Ike印er代表该第一电流；Icell_on代表当该第一晶体管启动时的一电流；Icell_off代表当该第二晶体管关闭时的一漏泄电流，m与N2为设计裕度的漏泄因子，并且N代表这些晶体管的数目减1 ；以及 Ikeeper所受控制的限制如下Ikeeper < Icell_on/N 1 且 Ikeeper > Icell_off*N*N2。5.根据权利要求1所述的具有电流控制机制的电路，其特征在于，该电流控制电路包含一第一比较器，用以比较该相似第一电流与该相似第一漏泄电流，进而产生一第一比较结果信号；一第二比较器，用以比较该相似第一电流与该相似第二漏泄电流，进而产生一第二比较结果信号；一第三比较器，用以比较该第一比较结果信号与一第一参考电压，进而产生一第三比较结果信号；一第四比较器，用以比较该第二比较结果信号与一第二参考电压，进而产生一第四比较结果信号；以及一译码电路，用以接收该第三比较结果信号与该第四比较结果信号，进而产生该电流控制信号的一状态，以对应该第一电流的一电流；其中该第一参考电压是来自于一第一相似漏泄电流，而该第二参考电压则来自于一第二相似漏泄电流。6.根据权利要求1所述的具有电流控制机制的电路，其特征在于，用以提供该电流控制信号的该电流控制电路，是依据下列关系其中之一或搭配组合Ikeeper < I_active_leak/Nl ；以及 Ikeeper > I_passive_leak*N2 ；其中Ike印er代表该第一电流；I_aCtiVe_leak代表于该第一漏泄状态下的该第一漏泄电流；I_paSSiVe_leak代表于该第二漏泄状态下的该第二漏泄电流；以及，m与N2则为设计裕度因子。7.一种电流控制方法，其特征在于，应用于一电路中，该电路包含具有多个电流源的...

【专利技术属性】
技术研发人员：黄国忠，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：71