一种适用于连接芯片接脚结构制造技术

本发明专利技术提供一种适用于连接芯片接脚结构，包括：基板、四排接脚及多条传导线。四排接脚位于基板的一表面上，每一排接脚约平行排列且每一排接脚间具有一第一间距。每一排接脚分别具有多个金属凸块且每一排接脚的多个金属凸块平行排列且两两间有第二间距，第二间距约两倍于金属凸块宽度。每两排接脚的金属凸块彼此错开排列。多条传导线约平行排列且每一传导线分别连接一金属凸块。采用本发明专利技术芯片连接接脚结构，可以保证在接脚数和压合区不变的情况下，增加每一排中相邻金属凸块间的宽度和间隙以完善因间隙太小造成的短路问题。

【技术实现步骤摘要】

本专利技术涉及一种芯片接脚结构，尤其涉及一种采用异方性导电膜(ACF)进行玻璃上结合(COG)构装技术的连接芯片接脚结构。
技术介绍
目前常见的平面显示装置，例如液晶显示器(LCD)或是等离子显示器(PDP)中，均采用集成电路(IC)芯片等半导体组件，用以控制图像的显示。集成电路(IC)芯片的构装中，玻璃上结合(Chip OnGlass)构装结构是目前常用的一种方式，其结构是将驱动IC直接构装于平面显示装置的绝缘基板上。当前集成电路(IC)产业发展异常迅速，技术进步日新月异，集成电路(IC)也朝着轻、薄的方向发展。随着驱动集成电路(Driver IC)芯片越做越小，但是连接集成电路(IC) 芯片接脚结构的金属凸块与平面显示装置的绝缘基板上的电极垫在对位时会存在误差，要求金属凸块有一定的宽度，才能保证金属凸块与电极垫正常导通，所以只能缩小IC芯片上的金属凸块之间的间距。但是，在采用异方性导电膜(ACF)将芯片与液晶显示器(LCD)等进行玻璃上结合 (Chip On Glass)时，异方性导电膜(ACF)中所含有的导电粒子并不一定散步均勻，可能在某些区域导电粒子密度较高，由于芯片上的金属凸块之间的间隙较小，因此在此种情况下， 导电粒子(ACF particle)在金属凸块的间隙处产生聚集，由此会导致IC引脚的短路现象， 进而影响控制信号的传输。有鉴于此，如何设计出一种新型的连接芯片接脚结构，增大金属凸块之间的间隙， 以改善因间隙过小造成的短路问题，是业内技术人员亟需解决的一项课题。
技术实现思路
针对现有技术中连接芯片接脚结构中存在的缺陷，本专利技术提供了一种适用于连接芯片接脚结构。根据本专利技术，提供了一种适用于连接芯片接脚结构，包括基板、四排接脚及多条传导线。四排接脚位于基板的一表面上，每一排接脚约平行排列且每一排接脚间具有一第一间距。每一排接脚分别具有多个金属凸块，且每一排接脚的多个金属凸块平行排列且两两间有第二间距，第二间距约两倍于金属凸块宽度。每两排接脚的金属凸块彼此错开排列。多条传导线约平行排列且每一传导线分别连接一金属凸块。优选地，基板为一可挠式电路基板。优选地，金属凸块的材料为金、银、钯、铜、锡、镍、锡铅的其中之一或任意组合。优选地，连接芯片接脚结构与一绝缘基板组成一构装结构。优选地，连接芯片接脚结构更包括多个电极垫，形成于绝缘基板上对应于金属凸块的位置。优选地，绝缘基板为一玻璃面板。3优选地，基板与玻璃面板通过异方性导电膜压合。采用本专利技术的连接芯片接脚结构，可以在压合区域不变的情况下增加金属凸块的数量，并增加金属凸块之间的间隙，以改善因间隙过小导致的短路现象。附图说明读者在参照附图阅读了本专利技术的具体实施方式以后，将会更清楚地了解本专利技术的各个方面。其中，图1示出了现有技术中连接芯片接脚结构的结构示意图；图2示出了依据本专利技术，连接芯片接脚结构的结构示意具体实施例方式下面参照附图，对本专利技术的具体实施方式作进一步的详细描述。图1示出了现有技术中连接芯片的接脚结构的结构示意图。参照图1，连接芯片接脚结构10包括基板110、两排接脚及多条导线131。其中，两排接脚位于基板110的一表面上，每一排接脚120约平行排列，且每一排接脚120间具有一第一间距dl。另外，每一排接脚120分别具有多个金属凸块121，每一排接脚120的多个金属凸块121平行排列且两两间有第二间距d2，第二间距d2约两倍于金属凸块121的宽度。每两排接脚120的金属凸块121彼此错开排列。图1中的第一间距dl较小，当采用异方性导电膜(ACF)对连接芯片接脚结构10进行压合时，有的区域异方性导电膜含有的导电粒子密度较高，会产生聚合，因此会发生短路现象，影响信号的传输。图2示出了依据本专利技术，连接芯片接脚结构的结构示意图。参照图2，连接芯片接脚结构20包括基板210、四排接脚(未标示)及多条传导线231。如图所示，本实施例中， 基板210是一可挠式电路基板。四排接脚位于基板210的一表面上，每一排接脚220约平行排列，且每一排接脚220间具有一第一间距dl。另外，每一排接脚220分别具有多个金属凸块221，每一排接脚220的多个金属凸块221平行排列且两两间有第二间距d2，第二间距d2约两倍于金属凸块221的宽度。每两排接脚220的金属凸块221彼此错开排列。缩短了金属凸块的长度，保证在压合区不变的情况下，增加金属凸块至四排，因此，在没有改变接脚数目的情况下，大大增加了每排金属凸块中相邻两个金属凸块之间的间距，这样可以避免在压合时因间隙狭小，异方性导电膜中的导电粒子聚集导致的短路问题。继续参照图2，多条传导线231约平行排列，且每一传导线231分别连接一金属凸块221。如前所述，每两排接脚220的金属凸块221彼此错开排列，可以方便于金属凸块221 处引传导线231，避免传导线231与金属凸块221相互接触导致短路。本实施例中，金属凸块的材料为金，其它实施例中，金属凸块的材料可以为银、钯、铜、锡、镍、锡铅的其中之一或任意组合。在另外的实施例中，可以采用异方性导电膜将连接芯片接脚结构20与一绝缘基板进行压合以形成构装结构，绝缘基板对应于金属凸块221的位置具有多个电极垫，绝缘基板可以是一液晶面板。从以上实施例可以看出，采用本专利技术的优点在于，缩短了集成电路中金属凸块的长度，这样可以在压合区大小不变的情况下，增加金属凸块的排数，因此在保持引脚数目不变的情况下，使得金属凸块之间的间隙大大增加，可以完全改变因间隙过小造成的短路问题。 上文中，参照附图描述了本专利技术的具体实施方式。但是，本领域中的普通技术人员能够理解，在不偏离本专利技术的精神和范围的情况下，还可以对本专利技术的具体实施方式作各种变更和替换。这些变更和替换都落在本专利技术权利要求书限定的范围内。本文档来自技高网...

【技术保护点】
１．一种适用于芯片连接接脚结构，其特征在于，包括：基板、四排接脚。基板；四排接脚，位于所述基板一表面上，所述每一排接脚约平行排列，且所述每一排接脚间具有一第一间距。所述每一排接脚分别具有多个金属凸块，且所述每一排接脚的所述多个金属凸块平行排列且两两间有第二间距，所述第二间距约两倍于金属凸块宽度。所述每两排接脚的所述金属凸块彼此错开排列；以及多条传导线，约平行排列且每一所述传导线分别连接一所述金属凸块。

【技术特征摘要】
1.一种适用于芯片连接接脚结构，其特征在于，包括基板、四排接脚。基板；四排接脚，位于所述基板一表面上，所述每一排接脚约平行排列，且所述每一排接脚间具有一第一间距。所述每一排接脚分别具有多个金属凸块，且所述每一排接脚的所述多个金属凸块平行排列且两两间有第二间距，所述第二间距约两倍于金属凸块宽度。所述每两排接脚的所述金属凸块彼此错开排列；以及多条传导线，约平行排列且每一所述传导线分别连接一所述金属凸块。2.如权利要求1所述的适用于芯片连接接脚结构，其特征在于，所述基板为一可挠式电路基板。3.如权利要求1...

【专利技术属性】
技术研发人员：游乔焜，刘勇智，罗素，
申请(专利权)人：友达光电股份有限公司，
类型：发明
国别省市：71