集成电路设计的漏电流分布的模拟方法技术

一种集成电路设计的漏电流分布的模拟方法；该模拟方法分析一个集成电路的设计图，以了解该集成电路的晶体管及电容的尺寸；然后分析出该设计图因为制程变异而可能产生的漏电流分布。由此，设计者可在集成电路设计实际地被半导体制造厂制造前，预先知道该集成电路设计的漏电流分布；并且可修改该设计图，如果该设计图可能发生漏电流失误。

【技术实现步骤摘要】

本专利技术涉及一种，尤指一种应用于集成电 路设计过程中的。
技术介绍
通常，一集成电路装置是由一个集成电路设计公司(IC designcompany, orIC design house)所设计的。集成电路设计公司提供集成电路装置的设计图(layout)给一个 半导体制造厂(semiconductor fabricationplant, or fab)，然后半导体制造厂依据此设 计图来生产、制作此集成电路装置。在制作的过程中，主动区域的临界尺寸(active critical dimension)、多晶 矽的临界尺寸(poly critical dimension)、栅极介电层的厚度(thickness of gate dielectric layer)、组成物、离子植入状况等的制程变异都会影响集成电路装置的驱动电 流(driving current)。同时，集成电路装置的漏电流(leakage current)也会被所述这些 制程变异影响，所以制造出来的集成电路装置的漏电流会有一分布范围，而不是一个定值。 假如产品的漏电流的分布超过集成电路设计公司所定义的规范要求，则该产品会被认为有 11 ^Ιβ"1 (leakage failure)。然而，除非设计公司收到从半导体制造厂送来的包含他们的集成电路装置的晶 圆，然后测试该晶圆，设计公司是无法预先知道他们的集成电路装置是否有漏电流错误。当 设计公司知道时，往往是他们完成设计图后几个月后的事。换句话说，设计公司无法马上知 道他们的设计图是否会有漏电流错误，更不用说针对漏电流错误而修改设计图。于是，本专利技术有感上述缺陷可以改善，因此提出一种设计合理且有效改善上述缺 陷的本专利技术。
技术实现思路
本专利技术的主要目的在于提供一种，其能够 在集成电路设计实际地被半导体制造厂制造前，预先模拟集成电路设计的漏电流分布。为达上述目的，本专利技术提供一种，包括 步骤如下(a)、取得一个包含多个晶体管及多个电容的集成电路设计图的电路描述文件 (netlist) ； (b)、分析该电路描述文件，以取得多个晶体管的尺寸及多个电容的尺寸，以及 取得每一个该晶体管的尺寸所对应的一晶体管的数目，与每一个该电容的尺寸所对应的一 电容的数目；(c)、取得一个用以制造所述这些晶体管及所述这些电容的制程的多个制程变 异范围(process window) ； (d)、根据所述这些制程变异范围，来将所述这些晶体管的尺寸 与所述这些电容的尺寸变化；(e)、模拟出每一个变化后的该晶体管的尺寸的一漏电流值， 模拟出每一个变化后的该电容的尺寸的一漏电流值，其中所述这些漏电流值是由一特别为 集成电路的模拟程序(SPICE)所模拟出；(f)、将每一个该晶体管的尺寸的漏电流值分别与 该尺寸所对应的晶体管的数目相乘，以及将每一个该电容的尺寸的漏电流值分别与该尺寸4所对应的电容的数目相乘；(g)、将所述这些相乘后的漏电流值做运算，以得到一总漏电流 值；(h)、重复步骤(d)至步骤(g)，以得到其他的多个总漏电流值；以及⑴、从所述这些总 漏电流值产生出一漏电流分布。由此，本专利技术的具有以下有益效果在集 成电路设计实际被制造前，由制程变异所造成的漏电流分布可预先被知道。因此如果漏电 流分布超过规范要求，集成电路设计图可以立即修改而减少或改善漏电流错误。也就是说， 漏电流错误可以在设计公司内的设计时间就被检视的，早于半导体制造厂内的制造阶段。为使能更进一步了解本专利技术的特征及
技术实现思路
，请参阅以下有关本专利技术的详细说 明及附图，然而附图仅供参考与说明用，并非用来对本专利技术加以限制。附图说明图1为本专利技术的第一个方法流程图；图2为本专利技术的晶体管尺寸及数目的表格示意图；图3为本专利技术的晶体管尺寸的变异情况的表格示意图；图4为本专利技术的第二个方法流程图；图5为本专利技术的第三个方法流程图。主要元件附图标记说明步骤SlOl 至 S115步骤S401 至 S409步骤S501 至 S50具体实施例方式请参阅图1所示，本专利技术提出一个。该模 拟方法可应用在一集成电路的设计流程中，由此帮助工程师设计一个有较少漏电流错误的 集成电路设计图(layout ofintegrated circuit device)。该模拟方式可借助于软件的形 式来实施，或是软件结合硬件的形式来实施。该模拟方法可以在单独一台电脑上执行，或是 在多台互相交互作用的电脑上执行。借助于本实施例的模拟方法，一个集成电路设计图可 能的漏电流错误可以在设计时间时，就被有效地估计出。请继续参考图1所示，本专利技术的的详细流 程如下。步骤SlOl 首先，设计公司的设计者(或工程师)选择一个集成电路设计图，欲 借助于后续的步骤来评估其漏电流分布的情况。该集成电路设计图显示出组成集成电 路的晶体管、电容及内通道(interconnections)等元件的尺寸、形状、方向、形式及位置 等。而集成电路设计图通常会被转换成一电路描述文件(netlist)，然后储存至一数据库 (database)中。电路描述文件以文字格式来记录该集成电路设计图，所以电路描述文件可 较轻易地被电脑分析。当工程师选择完一个集成电路设计图后，相对应的电路描述文件将 会从数据库中取出，以进一步使用。步骤S103 接着，被取得的电路描述文件进一步地被分析，以分别地将集成电路 设计图的晶体管及电容依据他们的尺寸而分类多个群组。拥有相同尺寸的晶体管会被分配至同一个群组中，而拥有相同尺寸的电容会被分配至同一个群组中。用来分类的晶体管及 电容的尺寸包括通道宽度(channel width)、通道长度(channel length)以栅极介电层 厚度(thickness of gate dielectric layer)等，所述这些尺寸可决定晶体管及电容的特 性及表现。请参阅图2所示，一表格显示出一部分的晶体管群组。每一个群组都包含信息 如下晶体管的数目及晶体管的尺寸。换句话说，在分析完电路描述文件后，多个晶体管的尺寸(宽度、长度及厚度)及 多个电容的尺寸将被取得。而所述这些晶体管的尺寸对应的晶体管的数目，以及所述这些 电容的尺寸对应的电容的数目也会同时被取得。也就是，晶体管及电容的尺寸相对于数目 (dimensionsversus count)的分布可被了角军。步骤S105 然后，从设计公司的数据库中，取得一个用以制造所选择的集成电路 设计图的制造流程的多个制造参数(processparameters)。所述这些制造参数原先是储存 在一个半导体制造厂中，然后半导体制造厂提供给设计公司使用。所述这些制造参数包括 主动区域的临界尺寸、多晶矽的临界尺寸、栅极介电层的厚度等会影响晶体管及电容尺寸 的参数。由于所述这些制造参数在制造流程中，会在一范围内变化，所以每一个制造参数都 具有一制程变异范围(processwindow)，或称为公差，也就是说制造参数具有一目标值及一 相对目标值的偏差值。步骤S107 取得所述这些制程参数的制程变异范围后，依据所述这些制程变异范 围及所述这些晶体管的尺寸及电容的尺寸来建立一制程装置统计模型(process-device statistics) 0该制程装置统计模型包含多个晶体管的尺寸及电容的尺寸的变异情况。也 本文档来自技高网...

【技术保护点】
１．一种集成电路设计的漏电流分布的模拟方法，其特征在于，包括步骤如下：ａ、取得一个包含多个晶体管及多个电容的集成电路设计图的电路描述文件；ｂ、分析该电路描述文件，以取得多个晶体管的尺寸及多个电容的尺寸，以及取得每一个该晶体管的尺寸所对应的一晶体管的数目，与每一个该电容的尺寸所对应的一电容的数目；ｃ、取得一个用以制造所述这些晶体管及所述这些电容的制程的多个制程变异范围；ｄ、根据所述这些制程变异范围，来将所述这些晶体管的尺寸与所述这些电容的尺寸变化；ｅ、模拟出每一个变化后的该晶体管的尺寸的一漏电流值，模拟出每一个变化后的该电容的尺寸的一漏电流值，其中所述这些漏电流值是由一特别为集成电路的模拟程序所模拟出；ｆ、将每一个该晶体管的尺寸的漏电流值分别与该尺寸所对应的晶体管的数目相乘，以及将每一个该电容的尺寸的漏电流值分别与该尺寸所对应的电容的数目相乘；ｇ、将所述这些相乘后的漏电流值做运算，以得到一总漏电流值；ｈ、重复步骤ｄ至步骤ｇ，以得到其他的多个总漏电流值；以及ｉ、从所述这些总漏电流值产生出一漏电流分布。

【技术特征摘要】

【专利技术属性】
技术研发人员：吕一云，
申请(专利权)人：吕一云，
类型：发明
国别省市：71[中国|台湾]