发光元件及发光元件的制造方法技术

本发明专利技术公开了一种发光元件及发光元件的制造方法。该发光元件包括半导体层、金电极层、绝缘膜、阻挡金属层和铝配线层。金电极层形成在半导体层的一部分上并与该半导体层电连接。金电极层由包括金在内的金属制成。绝缘膜将半导体层覆盖并具有与金电极层对应的接触开口。阻挡金属层将金电极层、以及绝缘膜的位于接触开口附近的上表面覆盖。铝配线层形成在阻挡金属层上并与该阻挡金属层电连接。

【技术实现步骤摘要】

本专利技术涉及发光元件以及发光元件的制造方法。
技术介绍
光学打印机等的光学写入头采用自扫描式发光元件阵列。这样的自扫描式发光元 件阵列由依次发光的多个元件构成。各个元件包括具有pnpn结构的发光晶闸管，其用作 发光元件；以及转移晶闸管，其依次切换向各个发光晶闸管提供的电力供应。在化合物半导 体基板上制造出这些部件。通常采用的化合物半导体是砷化镓(GaAs)。此外，为了实现与栅极层和阴极层的 电极之间的电阻性接触，广泛采用了金(Au)合金电极(参见JP-A-2005-340767)。此外，在将各个元件(各个元件的电极)电连接时，采用这样的方法使薄膜配线 (wiring traces)与形成在位于电极上的层间绝缘膜中的接触开口连接。此时，一般来说， 在这种配线中采用含铝(A1)的配线。然而，对于这种情况，广泛地认为在含铝的电极和金 合金电极之间会形成合金层，从而导致接触电阻增大或者可靠性不够高(界面剥离)。作为 应对该情况的措施，已知的是将阻挡金属层插入在金层和铝层之间。例如，已经提出了使用 钨(W)或钛(Ti)作为金属阻挡物(参见JP-A-7-30095和JP-A-2006-147749)。这里，当将阻挡金属层插入在金层和铝层之间时，会出现这样的问题在执行湿式 蚀刻处理时阻挡金属层形成为尺寸比铝层大或者比铝层小。作为替代，也可以采用干式蚀 刻法。然而，在这种情况下，会出现这样的问题如果存在台阶部分，则无法对铝层或者阻挡 金属层进行充分地蚀刻。
技术实现思路
根据本专利技术的一个方面，一种发光元件包括半导体层；金电极层，其形成在所述半导体层的一部分上并与所述半导体层电连接，并且所 述金电极层由包括金在内的金属制成；绝缘膜，其将所述半导体层覆盖并具有与所述金电极层对应的接触开口 ；阻挡金属层，其将所述金电极层、以及所述绝缘膜的位于所述接触开口附近的上 表面覆盖；以及铝配线层，其形成在所述阻挡金属层上并与所述阻挡金属层电连接，并且朝着远 离所述接触开口的方向在所述绝缘膜上延伸，并且所述铝配线层由包括铝在内的金属制 成。根据本专利技术的另一个方面，一种发光元件的制造方法包括在形成有金电极层的半导体层上形成绝缘膜，所述金电极层由包括金在内的金属 制成；在所述绝缘膜中形成接触开口，以使所述金电极层露出；形成阻挡金属层，所述阻挡金属层将所述金电极层、以及所述绝缘膜的位于所述 接触开口附近的上表面覆盖；以及形成铝配线层，所述铝配线层从所述阻挡金属层的表面延伸到所述绝缘膜的表面 并朝着远离所述接触开口的方向沿着所述绝缘膜的表面延伸，从而所述铝配线层与所述阻 挡金属层电连接，并且所述铝配线层由包括铝在内的金属制成。在采用项所述的构造和项所述的步骤的情况下，可以限制形成有阻挡金 属层的区域。这减少了如下需要，即由于阻挡金属层的存在而需要增大铝配线层中的配线 间隔。在项所述的发光元件的制造方法中，形成所述阻挡金属层的步骤包括对 所述阻挡金属层执行湿式蚀刻处理。在项所述的发光元件中，所述阻挡金属层的形状通过湿式蚀刻处理来形 成。在采用项所述的构造和第项所述的步骤的情况下，由于采用了湿式蚀刻处理，所以避免了干式蚀刻处理会产生的问题。附图说明基于下列附图，描述本专利技术的示例性实施例，其中图1是示出根据示例性实施例的等效电路的示意图；图2是示出根据示例性实施例的发光元件的截面图的示意图；图3是示出根据示例性实施例的发光元件的平面图的示意图；图4A至图41是对根据示例性实施例的发光元件的制造过程进行说明的示意图；图5是示出根据示例性实施例的发光元件的配线状态的示意图；图6A和图6B是示出比较例中发光元件的构造的示意图；图7A至图7F是对比较例中的制造过程进行说明的示意图；图8A至图8G是对比较例中的制造过程进行说明的示意图；以及图9A至图9H是对比较例中的制造过程进行说明的示意图。具体实施例方式下面，参考附图描述本专利技术的示例性实施例。图1是根据实施例的发光元件(在下面的说明中，由多个发光元件构成的自扫描 式发光元件阵列也称为发光元件)的等效电路图。自扫描式发光元件阵列包括转移部分 100和发光部分200。转移部分100包括转移晶闸管SI、S2、S3……(S)；耦合二极管Dl、D2、D3…… (D)，其用于将转移晶闸管S的栅极彼此连接；以及栅极负载电阻器Rg。这里，如稍后所述， 各个耦合二极管D形成为与各个转移晶间管S的栅极层和阴极层一起制造出的层。此外， 第一转移晶闸管S 1的栅极不仅与耦合二极管D 1的阳极连接，而且与二极管DO的阴极连 接。此外，发光部分200具有发光晶闸管LI、L2、L3……，这些发光晶闸管的栅极形成为与 相应的转移晶闸管S的栅极是共用的。电源VGA通过VGA线2与各个栅极负载电阻器Rg的一端连接。栅极负载电阻器Rg的另一端与相应的转移晶闸管S的栅极和相应的发光晶闸管L的栅极连接。经由限流 电阻器R1和线4向奇数编号的转移晶闸管S1、S3……的阴极提供时钟脉冲41。经由 限流电阻器R2和42线6向偶数编号的转移晶闸管S2、S4……的阴极提供时钟脉冲小2。 此外，发光晶闸管L1、L2……的阴极与4s线8连接。这里，转移晶闸管S的阳极和发光晶 闸管L的阳极与阳极电源连接。此外，每个转移晶闸管S的栅极依次经由耦合二极管D与下一级的转移晶闸管S的栅极连接。这里，第一转移晶闸管S1的栅极经由耦合二极管DO与Φ2线6连接。在本说明书中，图1所示的自扫描式发光元件阵列芯片也称为SLED(自扫描式发光器件)。在SLED中，采用交替H(高)电平和L(低)电平的互补脉冲信号作为时钟脉冲Φ1和Φ2。例如，在图1中，可以假定线6和VGA线2处于低电平(-5V)， 1线4处于 高电平(0V)，并且转移晶闸管S2导通(ON)。于是，转移晶闸管S2的栅极大致处于高电平 (大致为0V)。在此时，由于耦合二极管D2的导通状态电压的电压降，转移晶闸管S3的栅 极的电压大致处于例如-1. 5V，而转移晶闸管S4的栅极的电压大致为-3V，转移晶闸管S4 的栅极的该电压比转移晶闸管S3的栅极的电压低了耦合二极管D3的导通状态电压的值。于是，当小2线6变为高电平并且小1线4变为低电平时，转移晶闸管S2变为关 断(OFF)并且转移晶闸管S3变为导通。从而，转移晶闸管S3的栅极的电压变成大致为0V。 那么，由于耦合二极管D2的导通状态电压的电压降，转移晶闸管S4的栅极的电压变成大致 为-1. 5V。此外，关断状态下的转移晶闸管S2的栅极的电压通过栅极负载电阻器Rg而变为 与电源VGA的电压相等的低电平。这样，当时钟脉冲和62交替变为低电平时，转移晶 闸管S依次变为导通。 这里，在初始步骤中，当 1线4被设定为低电平并且 2线6被设定为高电平时，转移晶闸管S 1变为导通。此后，如上所述，当线4和线6在低电平和高电平之间 交替切换时，可以在转移晶闸管S中实现自扫描。这里，在各个发光晶闸管L中，向发光晶闸管的阴极提供信号6s。这样，当信号 小s处于低电平时，相应转移晶闸管S变为导通状态的发光晶闸管L变为导通。也就是说， 当相应的转移晶闸管S导通时，共用的栅极处于高电平。从而，发光晶闸管L也变为导通。 相反，在信号6s处于高电平的情况下，即使相应的转移晶闸管S导本文档来自技高网...

【技术保护点】
一种发光元件，包括：　　半导体层；　　金电极层，其形成在所述半导体层的一部分上并与所述半导体层电连接，所述金电极层由包括金在内的金属制成；　　绝缘膜，其将所述半导体层覆盖并具有与所述金电极层对应的接触开口；　　阻挡金属层，其将所述金电极层、以及所述绝缘膜的位于所述接触开口附近的上表面覆盖；以及　　铝配线层，其形成在所述阻挡金属层上并与所述阻挡金属层电连接，并且朝着远离所述接触开口的方向在所述绝缘膜上延伸，并且所述铝配线层由包括铝在内的金属制成。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：村田道昭，山田秀一，宇佐美浩之，桥本隆宽，
申请(专利权)人：富士施乐株式会社，
类型：发明
国别省市：JP[日本]