执行快速重复载入数据串操作的微处理器制造技术

一种执行快速重复载入数据串操作的微处理器。该微处理器呼叫微码来回应遭遇一重复载入数据串指令。微码包括一系列的保证预取微指令，以将一系列的高速缓冲行撷取至微处理器的高速缓冲存储器，而这些高速缓冲行是由指令所指定的数据字节的数据串所隐含。在架构限制下，微处理器的存储器子系统保证被指定的高速缓冲行将被撷取至高速缓冲存储器。当存储器子系统判断出不存在会避免去撷取被指定的高速缓冲行的状况、而且在存储器子系统分配填充队列缓冲器以接收高速缓冲行时，存储器子系统将完成指令。引退单元释放分配给每一该保证预取微指令的重排序缓冲器的字段来回应指令的完成，不论该保证预取微指令所指定的高速缓冲行是否已被撷取至高速缓冲存储器。

【技术实现步骤摘要】

本专利技术涉及微处理器指令集架构，特别是涉及微处理器的重复载入数据串指令。
技术介绍
x86指令集架构包括一个LODS指令，其将字节、字符组、或双字符组由DE =ESI所指定的一存储器位置载入至EAX。x86指令集架构也包括一 REP前置码，其允许程序指定在 ECX寄存器中的总数，用以规定将被执行的LODS指令的迭代(iteration)数量。于每一迭代时，ESI寄存器增加，而ECX寄存器减少(此外，具有另一模式，其减少ESI寄存器而不是增加ESI寄存器)。用来实现REP LODS指令的一个方式是采用微码(microcode)。举例来说，假设REP LODS指令规定字节尺寸数据(即REP L0DSB)，此微码可包括一循环，其本体由DS:ESI中的有效地址载入、增加ESI寄存器、并减少ECX寄存器，使得此循环执行了在ECX寄存器内所规定的次数，例如表1中所是的虚拟码O^seudo-Code)例子。loop load AL, DS: ESIinc ESIdec ECXdnz loop ；branch to loop if ECX is non-zero表 1因此，举例来说，假使ECX本文档来自技高网...

【技术保护点】
１．一种微处理器，用来处理一重复载入数据串指令，其中，该重复载入数据串指令指定在一存储器中一数据字节的数据串被载入至该微处理器的一架构寄存器，该微处理器包括：一存储器子系统，包括一高速缓冲存储器；以及一微码，其中，该微处理器呼叫该微码来回应遭遇该重复载入数据串指令，该微码包括一系列的多个保证预取微指令以将一系列的多个高速缓冲行撷取至该高速缓冲存储器，该多个高速缓冲行由该重复载入数据串指令所指定的该数据字节的该数据串所隐含；其中，在多个架构限制内，该存储器子系统保证每一该保证预取微指令所指定的该高速缓冲行将被撷取至该高速缓冲存储器。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：GG亨利，罗德尼E虎克，
申请(专利权)人：威盛电子股份有限公司，
类型：发明
国别省市：71