半导体装置的制造方法制造方法及图纸

本发明专利技术涉及一种半导体装置的制造方法。首先，准备具有低位错区域（10）和位错密度比低位错区域（10）高的高位错区域（12）的GaN衬底（14）。然后，以不覆盖高位错区域（12）而包围高位错区域（12）的方式，在低位错区域（10）上形成绝缘膜（16）。然后，在GaN衬底（14）上形成氮化物半导体层（18）。由此，能够防止在高位错区域（12）产生的异常生长传播到低位错区域（10），并且能够防止由于原料扩散而在绝缘膜（16）的附近使氮化物半导体层（18）的厚度增大。其结果是，能够提高氮化物半导体层（18）的表面平坦性，能够提高半导体装置的成品率。

【技术实现步骤摘要】

本专利技术涉及在具有低位错区域和高位错区域的衬底上形成氮化物半导体层的半 导体装置的制造方法，特别涉及能够提高氮化物半导体层的表面平坦性的半导体装置的制 造方法。
技术介绍
在具有低位错区域和高位错区域的衬底上形成氮化物半导体层时，存在如下情 况在高位错区域上所产生的异常生长传播到低位错区域，氮化物半导体层的平坦性恶化。 因此，提出如下方法以覆盖高位错区域的方式形成绝缘膜，防止高位错区域上的异常生长 (例如，参考专利文献1)。专利文献1日本特开2004-221480号公报以往，以覆盖高位错区域的方式形成绝缘膜，所以，无论如何绝缘膜的宽度都变大。因 此，在氮化物半导体层的生长中，原料从绝缘膜上扩散，在绝缘膜的附近，氮化物半导体层 的厚度增大。其结果是，存在如下问题氮化物半导体层的表面平坦性恶化，元件的成品率 降低。
技术实现思路
本专利技术是为了解决如上所述的课题而进行的，其目的在于得到能够提高氮化物半 导体层的表面平坦性的。本专利技术提供一种，其特征在于，具备如下工序准备具有低 位错区域和位错密度比所述低位错区域高的高位错区域的衬底；以不覆盖所述高位错区域 而包围所述高位错区域的方式在所述低位错区域上形成绝缘膜；在形成所述绝缘膜之后， 在所述衬底上形成氮化物类半导体层。根据本专利技术，能够提高氮化物半导体层的表面平坦性。附图说明图1是用于对本专利技术的实施方式的进行说明的剖面图。图2是用于对本专利技术的实施方式的进行说明的剖面图。图3是用于对本专利技术的实施方式的进行说明的剖面图。图4是表示利用比较例的制造方法制造的半导体装置的俯视图。图5是表示利用本专利技术的实施方式的制造方法制造的半导体装置的俯视图。附图标记说明 10 低位错区域12 高位错区域14GaN衬底(衬底) 16绝缘膜18氮化物半导体层。 具体实施例方式参照附图对本专利技术的实施方式的进行说明。图1 3是用 于对本专利技术的实施方式的进行说明的剖面图。首先，如图1所示，准备具有低位错区域10和位错密度比低位错区域10高的高位 错区域12的GaN衬底14。低位错区域10具有( 极性，高位错区域12具有N极性。然后，如图2所示，以不覆盖高位错区域12而包围高位错区域12的方式，在低位 错区域10上形成由SiA或者SiN构成的绝缘膜16。绝缘膜16的宽度W为10 μ m，厚度为 IOOOA0对于绝缘膜16的成膜方法来说，使用蒸镀法、溅射法或者CVD等。此处，从高位错 区域12的外端离开10 μ m形成绝缘膜16。然后，如图3所示，在GaN衬底14上形成由AlJnfaan^O彡χ彡UO^y ^ 1) 构成的氮化物半导体层18。此时，在极性与低位错区域10相反的高位错区域12上和绝缘 膜16上几乎不生长氮化物半导体层18。并且，在高位错区域12和绝缘膜16之间的GaN衬 底14上形成有氮化物半导体层18。并且，在形成在低位错区域10上的氮化物半导体层18上，周期性地形成有发光 元件(未图示)。对于氮化物半导体层18来说，具体地说，是从GaN衬底14依次层叠的厚 度为Iym的η型GaN层、厚度为1 μ m的η型Alaci7Giia93I厚度为IOOnm的η型GaN层、活 性层、厚度为20nm的ρ型Ala2GEia8N层、厚度为IOnm的ρ型GaN层、厚度为400nm的ρ型 AlaoMl93N以及厚度为IOOnm的ρ型GaN层。活性层是将厚度为3. 5nm的In0. R9N层和 厚度为7nm的Inatl2Giia98N层叠3周期的多重量子阱。关于本实施方式的效果，与比较例进行比较说明。图4是表示利用比较例的制造 方法制造的半导体装置的俯视图。并且，在图中透视了氮化物半导体层18。在比较例中，由 于没有形成绝缘膜16，所以，在高位错区域12上所产生的异常生长20传播到低位错区域 10。图5是表示利用本专利技术的实施方式的制造方法制造的半导体装置的俯视图。在本 实施方式中，以包围高位错区域12的方式，在低位错区域10上形成绝缘膜16，所以，能够防 止在高位错区域12上产生的异常生长20传播到低位错区域10。此外，由于绝缘膜16不覆盖高位错区域12，所以，能够使绝缘膜16的宽度w较窄。 因此，能够防止由于原料扩散而在绝缘膜16的附近使氮化物半导体层18的厚度增大。其 结果是，能够提高氮化物半导体层18的表面平坦性，能够提高半导体装置的成品率。具体 地说，为了提高表面平坦性，使绝缘膜16的宽度w为30 μ m以下。但是，为了防止异常生长 的传播，需要使绝缘膜16的宽度w为1 μ m以上。此外，优选使绝缘膜16的厚度为500A 5000A。这是因为，当绝缘膜16比500A 薄时，氮化物半导体层18在绝缘膜16上横向生长，覆盖绝缘膜16，当绝缘膜16比5000A厚 时，形成绝缘膜16所引起的应力变得非常大，衬底发生翘曲。更优选使绝缘膜16的厚度为 1000 2000Λ。此外，优选绝缘膜16由SiO2或者SiN构成。由此，在绝缘膜16上几乎不生长氮 化物半导体层18。此外，SiO2或SiN在1000°C左右的高温下也稳定。 并且，在本实施方式中，高位错区域12以及绝缘膜16是条纹状，但是，如果绝缘膜 16是包围高位错区域12的形状，则也可以是条纹以外的形状。权利要求1.一种，其特征在于，具备如下工序准备具有低位错区域和位错密度比所述低位错区域高的高位错区域的衬底； 以不覆盖所述高位错区域而包围所述高位错区域的方式在所述低位错区域上形成绝 缘膜；在形成所述绝缘膜之后，在所述衬底上形成氮化物类半导体层。2.如权利要求1所述的，其特征在于， 所述绝缘膜的宽度为30 μ m以下。3.如权利要求1或2所述的，其特征在于， 所述绝缘膜由SiA或者SiN构成。4.如权利要求1或2所述的，其特征在于， 所述衬底是氮化镓衬底，所述低位错区域具有( 极性， 所述高位错区域具有N极性。全文摘要本专利技术涉及一种。首先，准备具有低位错区域(10)和位错密度比低位错区域(10)高的高位错区域(12)的GaN衬底(14)。然后，以不覆盖高位错区域(12)而包围高位错区域(12)的方式，在低位错区域(10)上形成绝缘膜(16)。然后，在GaN衬底(14)上形成氮化物半导体层(18)。由此，能够防止在高位错区域(12)产生的异常生长传播到低位错区域(10)，并且能够防止由于原料扩散而在绝缘膜(16)的附近使氮化物半导体层(18)的厚度增大。其结果是，能够提高氮化物半导体层(18)的表面平坦性，能够提高半导体装置的成品率。文档编号C30B25/18GK102129970SQ20111002155公开日2011年7月20日 申请日期2011年1月19日 优先权日2010年1月20日专利技术者大野彰仁, 川崎和重 申请人:三菱电机株式会社本文档来自技高网...

【技术保护点】
１．　一种半导体装置的制造方法，其特征在于，具备如下工序：准备具有低位错区域和位错密度比所述低位错区域高的高位错区域的衬底；以不覆盖所述高位错区域而包围所述高位错区域的方式在所述低位错区域上形成绝缘膜；在形成所述绝缘膜之后，在所述衬底上形成氮化物类半导体层。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：大野彰仁，川崎和重，
申请(专利权)人：三菱电机株式会社，
类型：发明
国别省市：JP