GaN衬底和半导体器件制造技术

本发明专利技术提供一种GaN衬底和半导体器件。该半导体器件能够以高成品率制造且具有优异特性。该半导体器件包括：GaN衬底(10)，该GaN衬底具有反向域(10t)聚集面积(Stcm2)与GaN衬底(10)的主面(10m)的总面积(Scm2)的比率St/S，该比率不大于0.5，在沿着作为GaN衬底(10)主面(10m)的(0001)Ga面的反向域(10t)的密度为Dcm-2，其中在[0001]方向上的极性相关于矩阵(10s)反向的情况下的所述反向域的表面面积为1μm2或更大；以及在GaN衬底(10)的主面10m上生长的至少单层半导体层(20)，其中半导体器件(40)的主面40m的面积Sc和反向域(10t)的密度D的乘积Sc×D小于2.3。

【技术实现步骤摘要】

本专利技术涉及半导体器件，其包括发光二极管、电子器件以及半导体传感器，并且涉 及到制造该半导体器件的方法；特别地，本专利技术涉及一种结合了降低位错密度的GaN衬底 的半导体器件，及这种器件的制造方法。
技术介绍
对采用半导体器件如发光二极管、电子器件以及半导体传感器改进各种GaN衬底 或者III族氮化物衬底中特性的设计需要衬底的低位错密度。已经提出怎样制造低位错密度的这种III族衬底的实例包括以下内容。 X. Xu 等人在 Journal of Crystal Growth 246(2002)第 223-2 页的 “Growth and Characterization of Low Defect GaN by Hydride VaporPhase Epitaxy，，(以下禾尔作 “非专利文献1”)中报道了，通过增加生长晶体的厚度来降低位错密度，并且，例如，在不同 于GaN的化学组合物的异种衬底上生长GaN晶体至Imm或更大的厚度来降低位错密度至 IXlO6CnT2或更少的等级。同时，A. Usui 等人在 Japanese Journal of Applied Physics 本文档来自技高网...

【技术保护点】
１．一种ＧａＮ衬底，其具有反向域聚集面积Ｓｔｃｍ２与ＧａＮ衬底主面的总共面积Ｓｃｍ２的比率Ｓｔ／Ｓ，该比率不大于０．５，在沿着作为所述ＧａＮ衬底主面的（０００１）Ｇａ面上，反向域的密度为Ｄｃｍ－２，其中在［０００１］方向上的极性相关于矩阵反向的情况下的所述反向域的表面面积为１μｍ２或更大。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：藤原伸介，樱田隆，木山诚，善积祐介，
申请(专利权)人：住友电气工业株式会社，
类型：发明
国别省市：JP