电子芯片接触点结构制造技术

芯片接触点，其功能上地具有ＩＣ焊盘，在该ＩＣ焊盘上方的阻挡层，以及在该阻挡层上方的韧性材料。可供选择的芯片接触点，其功能上地具有ＩＣ焊盘，在该ＩＣ焊盘上方的阻挡层，以及在该阻挡层上方的刚性材料。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及半导体，更具体地涉及这样的器件的电连接。
技术介绍
制造(通过形成导电通道)全部穿过电子芯片延伸的电接触点非常困难。高度精确或可控重复性地制造更不用说要大量制造所述电接触点几乎不可能，除非满足下列一个或多个条件a)通道很浅，即深度明显小于100微米，b)通道宽度大，或者c)通道被以大间距，即通道宽度的很多倍的间距分隔。当通道接近到足以发生信号串扰，或者如果通道穿透的芯片带电，则所述困难会增加，因为通道中的导体既不允许作为短接线，也不能携带与芯片相应部分不同的电荷。此外，在一定程度上存在的常规工艺不适用于所形成的集成电路(IC)芯片(即包含有源半导体器件)并会增加成本，因为这些工艺可能损坏芯片，从而降低最终的生产率。除了上述困难之外，当通道穿透的材料带电或者当将要穿过通道传送的信号频率很高，例如超过约0.3 GHz时，还需要考虑电容和电阻的问题。确实，半导体
仍存在诸多问题，这些问题包括使用大尺寸的不成比例的封装；组装成本不与半导体成比例；芯片成本正比于面积，并且性能最好的工艺也最贵，但只有一小部分芯片面积真正需要高性能的工艺；当前工艺受限于电压和其他技术；芯片设计者限于一种设计工艺和一种设计材料；芯片-芯片(通过封装)的连接需要大尺寸，大功率的焊盘驱动器；即使是小改变或修正微小的设计错误也需要对整个新芯片制造一个或多个新掩膜；制造整个新芯片仅掩膜成本就需要数百万美元；单个芯片的测试困难和复杂，而芯片组合在完成封装之前的测试甚至更为困难。因此，在技术上非常需要能解决一个或多个上述问题的技术。
技术实现思路
我们己经开发了便于利用穿过晶片，预先形成的第三方的芯片，或掺杂半导体基片形成芯片至芯片的电连接的处理。在本文中描述的方式在手段方面给予帮助并代表一般的芯片互相连接领域中的改进。一个方式涉及芯片接触点，其功能上地具有IC焊盘，在该IC焊盘上方的阻挡层，以及在该阻挡层上方的靭性材料。另一方式涉及芯片接触点，其功能上地具有IC焊盘，在该IC焊盘上方的阻挡层，以及在该阻挡层上方的刚性材料。又一个方式涉及在阻挡层上方或者下方的基座。另一方式涉及在韧性材料上方的粘附层。又一个方式涉及在刚性材料上方的扩散阻挡层。另一方式涉及在扩散阻挡层上方的覆盖层。在本文中描述的优点和特征是可以从典型的实施例中获得的许多优点和特征的几个并且仅为帮助理解本专利技术而被给出。应该被理解的是它们不将被认为如权利要求所限定的对本专利技术的限制，或者对权利要求等价物的限制。例如，这些优点的一些是互相对立的，由于它们不能同时地存在于单个实施例中。类似地，一些优点可应用到本专利技术的一个方面，而不适用于其它的。因此，特征和优点的这个概要在确定等效性时不应该被认为是处置性的。本专利技术的另外的特征和优点在下面的说明书中，从附图，以及从权利要求，将变得明显。附图说明图1是包含多个有源电子器件的芯片的一个部分的简化代表性侧视图；图2是图1的指定区域的上表面的顶视图；图3显示图1的一部分的简化剖面图4是图1的指定区域的上表面在产生图3的侧视图所示的沟槽之后的顶视图5显示作为后续处理结果的图1的一部分的简化剖面图6是图1的指定区域的上表面在如图5的侧视图所示用电绝缘材料填充沟5槽之后的顶视图7显示作为后续处理结果的图1的一部分的简化剖面图8是图1的指定区域124的上表面在产生通道沟槽之后的顶视图9显示作为后续处理结果的图1的一部分的简化剖面图IO是图1的指定区域的上表面在通道沟槽金属化之后的顶视图11显示作为后续可选处理结果的图1的一部分的简化剖面图12是图1的指定区域的上表面在将键合物质可选地引入其余空洞之后的顶视图13显示作为其他可选处理结果的图1的一部分的简化剖面图14是图1的指定区域的上表面在可选择地将精整物质可选地添加到其余空洞之后的顶视图15显示作为后续处理结果的图1的一部分的简化剖面图16显示在减薄衬底以去除底部金属化之后图1的一部分的简化剖面图17显示作为替代变形处理结果的图5的一部分的简化剖面图18是产生通道沟槽之后取自图1的指定区域下方的部分的顶视图19显示作为结合图9所述方式的进一步处理结果的图5的一部分的简化剖面图20显示作为结合图11所述方式的进一步可选处理结果的图5的一部分的简化剖面图21显示作为结合图13所述方式的进一步可选处理结果的图5的一部分的简化剖面图22显示图17的替代变形中作为以结合图15所述方式减薄衬底以暴露底部金属化的结果的图5的一部分的简化剖面图23显示用于图17的替代变形的作为以结合图16所述方式减薄衬底以去除底部金属化的结果的图5的一部分的简化剖面图24以简化形式说明侧壁金属化之后的双导体变形；图25以简化形式说明用电绝缘材料500填充沟槽之后的该双导体变形；图26以简化形式说明通过去除半导体材料的整个岛产生的通道沟槽；图27以简化形式说明通过只去除半导体材料的内部岛产生的通道沟槽； 图28以简化形式说明双导体变型的一个实例； 图29以简化形式说明双导体变型的另一个实例；图30A和30B分别说明图28和29的方法中可选附加的热生长电介质或绝缘 体的应用；图31以简化形式说明三导体变型的一个实例；图32显示餘了金属化后剩余的空洞没有填充之外与图9到图16的实施例相 似的替代芯片实施例的实例的一部分的简化剖面图33显示除了金属化后剩余的空洞没有填充之外与图23的实施例相似的替 代芯片实施例的实例的一部分的简化剖面图34和图35分别显示在互相混合之后图32和33的芯片的各自的剖面图36显示说明可选择地涂覆绝缘体或保形涂层之后图34的实施例；图37显示环状沟槽剖面的代表性实例；图38以简化形式说明制备用于堆叠的晶片的工艺的总体概要形式； 图39到41说明使用本文所述工艺的不同变形产生穿透芯片的连接，并在其 后堆叠到一起形成芯片单元的实例芯片的一部分； 图42以简化形式说明形成后到前变型的工艺； 图43以简化形式说明形成电容耦合变型的工艺； 图44以简化形式说明形成预连接变形的工艺； 图45和图46以简化形式说明实例粘结和融化参数； 图47是涉及"最小"接触点的简化实例； 图48是涉及扩大接触点的简化实例；图49说明各自具有本文所述的穿透芯片连接的半导体芯片叠层的一部分； 图50说明使用插柱和穿透连接方法堆叠的图49所示芯片的简化叠层的一部分；图51以简化形式说明用预成型插柱填充的金属化内的空洞；图52以简化形式说明混合到电子芯片之后的图51的芯片；图53到图71说明基本接触点形成和混合方法的简化实例变形；图72到图87说明基本接触点形成和混合方法的替代简化实例变形； 图88到图91以简化平行形式说明用于形成其后将成为子晶片背面上的刚性 插柱的另两个实例变形方法的第一部分； 图92是实例斜通道的剖面照片；图93是具有100微米深度和20微米直径的实例通道的照片；图94是具有其中形成的尖头通道的芯片的剖面照片；图95到图102以简化平行形式说明图88到91的另两个实例变形的第二部分； 图103到图125以简化平行形式说明制备用于混合到其他元件的晶片的变形 工艺；图126到图139以简化形式说明制备用于混合到其他元件的晶片的另一变形 工艺；图140以简化形式说明即刻在粘结相之前的子晶片接触点与母晶片接触点；本文档来自技高网...

【技术保护点】
芯片接触点，其特征在于，功能上地包含：　ＩＣ焊盘；　在所述ＩＣ焊盘上方的阻挡层；以及　在所述阻挡层上方的韧性材料。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：约翰特雷扎，约翰卡拉汉，格雷戈里杜多夫，
申请(专利权)人：确比威华有限公司，
类型：发明
国别省市：US[美国]