体电阻控制技术制造技术

本发明专利技术提供一种用于提供ＥＳＤ保护的ＭＯＳ晶体管器件，包括至少一个具有源区、漏区和在源区和漏区之间配置的沟道区上面形成的栅区的交错指状物。该晶体管器件进一步包括在交错指状物中至少一个指状物内形成的至少一个隔离栅。该器件能够进一步包括经由通过二极管、ＭＯＳ、电阻器、电容器、电感器、短路等等至少其中之一与源区、漏区和栅区至少其中之一耦接的体连接。该体连接是优选通过隔离栅来隔离的。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术一般地涉及静电放电(ESD)保护电路的领域，尤其为提 供用于实现体连接的技术而涉及改进在集成电路(IC)的绝缘体上硅 (SOI)保护电路中的金属氧化物半导体(MOS)器件的性能。
技术介绍
近来， 一些先进SOI技术分支，由于许多主要涉及到降低功率消 耗、较小硅面积、较少的栅延迟和降低寄生结电容的优点因此正在被 广泛采用。并且，由于一些完全被隔离的晶体管的缘故，因此闩锁不 再是一个问题。然而，SOI技术也包含像较高的用于原料、漂浮物体和历史效应 的成本、增大自热问题以及较高的设计复杂性之类的一些缺点。另一 个主要缺点事实上是传统的以瞬时动作为基础的ESD解决方法具有 大大减少了的(It2)故障电流。这种与体积相比的It2减小是与薄的 硅膜和限制所产生热量散逸和传导的晶体管完全隔离有关。对于ESD保护来说，常常以双极性模式使用MOS器件。在MOS 的漏侧上的雪崩倍增触发本征寄生双极性器件。所需要的电流量，而 因此所需要的雪崩倍增量，约略估计与在P势阱(N势阱)连接和栅 区之间NMOS的P势阱(PMOS情况中的N势阱)的电阻成反比。 由于雪崩倍增导致发热，因此减小雪崩倍增能够本文档来自技高网...

【技术保护点】
一种用于提供ＥＳＤ保护的静电放电（ＥＳＤ）ＭＯＳ晶体管，上述ＭＯＳ晶体管包括：　包括至少一个第一导电类型源区、至少一个第一导电类型漏区以及在上述源和漏区之间配置的沟道区上面形成的至少一个栅区的至少一个交错指状物；以及　在至少一个 上述交错指状物的源区、漏区和栅区中的至少一个区域内形成的至少一个隔离栅。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：本杰明万卡姆普，格尔德沃蒙特，
申请(专利权)人：沙诺夫欧洲公司，沙诺夫公司，
类型：发明
国别省市：BE[比利时]