本发明专利技术提供一种测试系统，用于测试在一个半导体晶片上形成的多个半导体芯片，该测试系统具有：晶片基板；和在晶片基板上形成，对各个半导体芯片至少各设置一个，与对应的半导体芯片的输入输出端电连接的多个晶片侧连接端；以及在晶片基板上形成，对各个半导体芯片至少各设置一个，生成用于所对应的半导体芯片的测试的测试信号，分别提供给对应的各个半导体芯片，以测试各个上述半导体芯片的多个电路部；生成用于控制多个电路部的控制信号的控制装置。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及探针晶片、探针装置以及测试系统。本专利技术特别涉及与具有多个半导 体芯片的半导体晶片电连接的探针晶片。
技术介绍
在半导体芯片的测试中，公知的一种装置是在具有多个半导体芯片的半导体晶片 状态下，测试各个半导体芯片的好坏(例如参考专利文献1)。该装置可被认为是具有一种 可与多个半导体芯片整体电连接的探针卡。专利文献1 特开2002-222839号公报专利文献2 国际公开2003/062837号文本通常，使用印刷电路板形成探针卡(例如参考专利文献2)。在该印刷电路板形成 多个探针销(probe pin)，可与多个半导体芯片共同电连接。但是，因半导体晶片与印刷电路板的热膨胀率不同，所以在测试时，如果在半导体 芯片发热、加热测试或冷却测试等发生温度变动时，可以想象半导体芯片与探针卡之间的 电连接有松开的可能。这一问题，对于在大面积的半导体晶片上形成半导体芯片的测试时 更为显著。同时，对于半导体芯片的测试，例如有使用BOST电路的方法。此时，虽然可以考虑 在探针卡上装载BOST电路，但如果以半导体晶片的状态进行测试，则应该设置的BOST电路 数量变多，难以将BOST电路安装在探针卡印刷电路板上。同时，对于半导体芯片的测试，可以考虑使用在半导体芯片内设置BIST电路的方 法。但是该方法因为在半导体芯片内形成有在实际工作中不使用的电路，所以用于形成半 导体芯片实际工作电路的区域变小。另外，半导体芯片的测试装置具有控制用的主机、容纳多个测试模块等的测试头 以及与半导体芯片接触的探针卡等，体积变得非常大。因此，需要实现测试装置的小型化。为此，本专利技术的目的是提供一种能够解决上述问题的探针晶片、探针装置以及测 试系统。该目的可由申请专利范围内的各个独立权项所述的特征组合来达到，而各从属权 项规定了本专利技术的更有利的具体例子。
技术实现思路
为了解决上述问题，在本专利技术的第一方式中提供的探针晶片，是与形成有多个半 导体芯片的半导体晶片电连接的探针晶片，所述探针晶片包括晶片基板和多个晶片侧连接 端，所述多个晶片侧连接端在晶片基板上形成，对各个半导体芯片至少各设置一个，并与对 应的半导体芯片的输入输出端电连接。在本专利技术的第二方式中提供的探针装置，是与形成有多个半导体芯片的半导体晶 片电连接的探针装置，所述探针装置包括与半导体晶片电连接的第一探针晶片，与第一探 针晶片电连接的第二探针晶片；所述第一探针晶片包括第一晶片基板和多个晶片侧连接端，所述多个晶片侧连接端形成在第一晶片基板上，对各个半导体芯片至少各设置一个，与 对应的半导体芯片的输入输出端电连接；多个第一中间连接端，与多个晶片侧连接端电连 接；多个第一电路部，对各个半导体芯片至少各设置一个，基于自第二探针晶片施加的信 号，分别形成并输出应该施加给所对应的半导体芯片的信号波形；第二探针晶片包括第 二晶片基板，与第一晶片基板的形成有多个第一中间连接端的面相对设置；多个第二中间 连接端，形成在第二晶片基板上，与多个第一中间连接端一一对应设置，与对应的第一中间 连接端形成电连接；以及多个第二电路部，对半导体芯片至少各设置一个，生成应该施加给 对应的半导体芯片的信号所具有的逻辑图形，将对应逻辑图形的信号提供给对应的第一电 路部。在本专利技术的第三方式中，提供一种测试系统，是测试在一个半导体晶片上形成的 多个半导体芯片的测试系统，所述测试系统具有晶片基板；及在晶片基板上形成的，对各 个半导体芯片至少各设置一个，与对应的半导体芯片的输入输出端电连接的多个晶片侧连 接端；以及多个电路部，该多个电路部在晶片基板上形成，对各个半导体芯片至少各设置一 个，生成用于所对应的半导体芯片测试的测试信号，分别提供给对应的各个半导体芯片，以 测试各个半导体芯片；以及生成控制多个电路部的控制信号的控制装置。在本专利技术的第四方式中，提供一种测试系统，是用于测试在一个半导体晶片上形 成的多个半导体芯片的测试系统，所述测试系统具有与半导体晶片电连接的第一探针晶 片，与第一探针晶片电连接的第二探针晶片，生成控制信号的控制装置；第一探针晶片包括 第一晶片基板和多个晶片侧连接端，所述多个晶片侧连接端在第一晶片基板上形成，对各 个上述半导体芯片至少各设置一个，与对应的半导体芯片的输入输出端电连接；多个第一 中间连接端，与多个晶片侧连接端电连接；多个第一电路部，对各个上述半导体芯片至少各 设置一个，基于由第二探针晶片施加的信号，分别形成并输出应提供给所对应的半导体芯 片的信号的波形；上述第二探针晶片包括第二晶片基板，与上述第一晶片基板的形成有 上述第一中间连接端的面相对设置；多个第二中间连接端，在上述第二晶片基板上形成，与 上述多个第一中间连接端一对一对应设置，并与对应的上述第一中间连接端电连接；以及 多个第二电路部，对各个半导体芯片至少各设置一个，生成应该施加给对应的半导体芯片 的信号具有的逻辑图形，将对应逻辑图形的信号，提供给对应的第一电路部。上述专利技术概要并未列举专利技术的必要特征的全部，这些特征群的次级组合，也可构 成专利技术。附图说明图1是一个实施例涉及的测试系统400的结构示意图。图2是一例探针晶片100的侧面图。图3表示配有探针晶片100的探针装置200的剖面结构示意图。图4是电路部110的结构示意图。图5是测试电路120的功能构成方框图。图6是测试电路120的其它结构示意图。图7是测试系统400的其它结构示意图。图8是图7中的电路部110的结构示意图。图9是测试系统400的其它结构示意图。图10表示具有2个探针晶片100的探针装置200剖面结构示意图。附图标记说明10.控制装置，100.探针晶片，102.晶片连接面，104.装置连接面，106.开关，111. 晶片基板，112.晶片侧连接端，113.第一中间连接端，114.装置侧连接端，115.第二中间连 接端，116.通孔，117.线路，118.转换部，119.垫，120.测试电路，122.图形发生部，124.图 形存储器，126.期望值存储器，128.失效存储器，130.波形形成部，132.驱动器，134.比较 器，136.时序发生部，138.逻辑比较部，140.特性测量部，142.电源供给部，200.探针装置， 210.晶片托盘，212.保持构件，220.晶片侧膜片，222.凸块，230.晶片侧PCR，240.装置侧 PCR, 250.装置侧膜片，252.凸块，260.装置基板，270.中间PCR，280.中间膜片，282.凸块， 300.半导体晶片，310.半导体芯片，400.测试系统。具体实施例方式下面通过本专利技术的具体实施方式说明本专利技术，但下面的实施方式并不限定权利要 求所涉及的专利技术。另外，在实施方式中说明的特征组合并非全部都是本专利技术的解决手段所 必须的。图1是一个实施例的测试系统400的结构示意图。测试系统400用于测试在测试 对象半导体晶片300上形成的多个半导体芯片310，其包括探针晶片100以及控制装置10。 另外，图1中显示了半导体晶片300及探针晶片100的一例结构示意图。半导体晶片300，例如可以是圆盘状的半导体基板，具体地说，半导体晶片300可 以是硅、化合物半导体或其它的半导体基板。另外，半导体芯片310可以在半导体晶片300 上采用本文档来自技高网...
【技术保护点】
【技术特征摘要】
【国外来华专利技术】
【专利技术属性】
技术研发人员：甲元芳雄，梅村芳春，
申请(专利权)人：爱德万测试株式会社，
类型：发明
国别省市：JP
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。