使对闪存存储器的可写入次数大幅增加。在闪存存储器（６）中，形成具有多个数据块的实际数据块（２２３），该数据块分别具有多个数据的写入区域。存储器控制装置，确定数据块中的具有可补写的写入区域的数据块，在所确定的数据块的可补写的写入区域中，逐次补写所输入的新的数据而使数据的补写完成。补写前的块一直保持到某时期，之后以块为单位删除。在数据块中的写入次数达到了规定次数时，新选择为了确保下一次规定次数的数据重写而所需的数量的数据块，并对所选择的数据块反复进行所述动作。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及在数据处理装置中，对在数据的可写入次数上存在一定限制的非易失 性存储器的存取控制技术、例如在闪存存储器中保证与EEPROM(Electrically Erasable Programmable Read Only Memory，电可插可编程只读存储器)相同程度的数据的重写的技 术。
技术介绍
EEPROM以及闪存存储器在数据的可写入次数、正确地进行删除的次数上存在限 制。其原因为，在这些存储器中，在写入数据时，需要删除此前写入的数据。已知闪存存储 器的数据的可写入次数显著少于EEPR0M。关于可写入次数，例如，相对于EEPROM的约10万 次(参考值)，闪存存储器为1000次(参考值)左右。因此，在数据的重写频度高的用途 中，使用EEPR0M，在除此以外的场合，一般使用闪存存储器。EEPROM的可写入次数多，但与闪存存储器相比价格高。因此，在将EEPROM用作记 录数据的记录介质的信息处理装置中，如果能够用闪存存储器来替代该数据记录介质，则 可以低成本地实现数据记录介质。为了用闪存存储器来替代EEPR0M，在闪存存储器中需要保证与EEPROM相同程度 次数的写入的结构。作为实现该功能的以往技术，例如有非专利文献1所介绍的被称为 “EEPR0M虚拟”的技术。在闪存存储器中，如上所述，在写入数据时需要删除此前写入的数 据，但在EEPROM虚拟(注册商标)中，通过每次针对多个写入区域进行该数据的删除，从而 减少了数据写入时的删除次数，使表面上的可写入次数达到EEPROM程度。EEPROM虚拟的地址体系与EEPROM的地址体系不一致。为了在闪存存储器中保证 与EEPROM相同程度次数的数据写入，如果也保持EEPROM的地址体系，则便于使用。因此， 需要地址体系管理的通用化的结构。即，期望用于存储器控制的技术，该存储器控制的技术 能够管理每个写入区域的地址，并且能够使非易失性存储器的可写入次数也比通常的使用 方式时增加。另外，在EEPROM虚拟中，一般实施将写入区域分割成多个块(数据写入区域)等 的工作。在这样地分割了写入区域的情况下，如果在写入中途发生了意外的电源切断等故 障，则在复原时难以判断正确地写入到哪个数据。作为可以改善这一点的以往技术，有如下技术针对每个块分别存储表示写入开 始状态的第1参考数据、和表示写入完成状态的第2参考数据，在写入开始时更新第1参考 数据，在写入完成时更新第2参考数据，从而将直到刚要产生上述故障之前的数据识别为 最新数据(专利文献1)。另外，还有如下技术在产生故障之后，在恢复时，通过参考表示写入完成的信息， 来进行写入完成了的块的再写入，从而适当地进行数据的恢复处理(专利文献2)。专利文献1公开的技术具有如下优点即使在由于电源切断等故障而写入中断而结束了的情况下，通过在复原后参考各参考数据，能够利用在刚要产生故障之前最后正确 地写入的块的数据。但是，在该技术中，在分断作为写入对象的数据而写入的情况下，产生 用于取得其匹配性的附带的处理。其原因在于，对非易失性存储器的数据写入是以块为单 位的补写(在其之前伴随删除)，所以如果不正确地进行匹配性检查，则会浪费地消耗可写 入的区域。在专利文献2公开的技术中也同样地产生这样的问题。另外，相对于所分割的 块为固定尺寸，作为写入对象的数据的尺寸不定，所以也难以正确地进行该附带的处理。该问题期待能够通过保证对不定尺寸的数据写入进行原子地操作的存储器存取 技术来解决。但是，不论在EEPROM中，还是在EEPROM虚拟中，在数据的可写入次数上存在一定 限制的这一情况都没有变化。但是，如果关注作为写入对象的地址，则还有仅被写入1次的 地址。例如，可以将2048个字节量的地址分类成以下的3种。第1地址群从000H到0100H这256个字节量的地址；第2地址群从0100H到0500H这1024个字节量的地址；第3地址群从0500H到0800H这768个字节量的地址。设第1以及第3地址群频繁地产生重写。与此相对，第2地址群是如只要写入一 次数据则之后仅产生读入那样的、例如保存有某些固定参数值的区域。此时，如果以相同的 方式来处理所有地址群，则作为重写的对象的数据尺寸，如果不实施任何工作则为2048个 字节，尽管实际上256+768 = 1024个字节即可，可写入次数的上限减少。期待通过可以管理每个写入区域的地址，并且能够使非易失性存储器的可写入次 数也比通常的使用方式时增加的特征性的存储器控制技术，来解决这样的问题。非专利文献1 “ 7 7° 'J ^-V 3 > 7 — 卜 U17057J J3V0AN00”、第 3 版、NEC 工 > 夕卜口二夕7株式会社、2004年11月、p. 25-27专利文献1 日本特开平8-287697号公报专利文献2 日本特开2004-206381号公报本专利技术的课题在于提供一种可以管理每个写入区域的地址，并且能够使非易失性 存储器的可写入次数也比通常的使用方式增加的特征性的存储器控制技术。本专利技术的其他课题在于提供一种保证对向非易失性存储器的不定尺寸的数据写 入进行原子地操作的存储器存取控制技术。
技术实现思路
为了解决所述课题，本专利技术提供以下那样的存储器控制方法、存储器控制装置、用 于使计算机作为存储器控制装置而动作的计算机程序、以及计算机可读取的记录介质。(第1存储器控制方法)解决上述课题的本专利技术的第1存储器控制方法，是由可以对非易失性存储器进行 存取的装置执行，该非易失性存储器在删除了写入区域的数据之后进行向该写入区域的数 据写入，该存储器控制方法特征在于，将所述非易失性存储器的写入区域分别顺序地关联 起来并针对每规定数量进行分组化，并且确保为了使规定次数的数据写入成为可能而所需 的组数，在所确保的数量的组中，在写入时，在存在剩余有未写入区域或者可写入区域的组 时，进行对该组的该区域的补写，关于补写源的组，在满足了规定条件的时刻以组为单位进行删除。在第1存储器控制方法的实施方式中，其特征在于，上述装置在检测到基于上述 确保的数量的组而进行的规定次数的数据写入结束了时，从所述非易失性存储器中，新确 保为了使写入规定次数的数据成为可能而进一步需要的组数。在本专利技术的其他实施方式 中，其特征在于，上述装置在结束基于上述确保的数量的组而进行的规定次数的数据写入 之前停止了控制动作时，在恢复时，再次确保在停止之前确保的组。(第1存储器控制装置)解决上述课题的本专利技术的存储器控制装置，对向非易失性存储器的数据写入进行 控制，该非易失性存储器在删除了写入区域的数据之后进行向该写入区域的数据写入，该 存储器控制装置的特征在于，在所述非易失性存储器中，分别形成有将多个写入区域顺序 地关联起来的多个数据区域组；具有表示在哪个数据区域组的哪个写入区域中写入有数据 的头信息的写入区域的多个头区域组；以及具有表示可以对哪个数据区域组以及哪个头区 域组的写入区域进行存取的管理信息的写入区域的管理区域组，具有写入处理单元，在所 述非易失性存储器中确定所述多个数据区域组中的具有可补写的写入区域的数据区域组， 在所确定的数据区域组中的可补写的写入区域中，逐次补写所输入的新的数据，在可补写 的写入区域不足的情况下，在所述非易本文档来自技高网...
【技术保护点】
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：岛幸司，浅井英嘉，
申请(专利权)人：索尼计算机娱乐公司，
类型：发明
国别省市：JP
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。