具有施加装置（１０）和公共连接部（５１）。其中，上述施加装置（１０）施加脉冲电荷，包括：第１连接部（１５），可与源极驱动器（１２０）的输入端子或输出端子连接，并对源极驱动器（１２０）施加电荷；以及第２连接部（１６），可连接不同于上述与第１连接部（１５）连接的端子的端子，并且，第２连接部（１６）所连接的端子可接地。上述公共连接部（５１）可与源极驱动器（１２０）的多个输出端子连接，并使得该多个输出端子彼此电连接。源极驱动器（１２０）的输出端子通过公共连接部（５１）与第１连接部（１５）或第２连接部（１６）连接。上述结构能够更好地再现半导体器件的故障状况，从而对半导体器件的静电放电耐受能力进行评价。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及静电放电(electrostatic discharge )耐受能力评价装置和 静电放电耐受能力评价方法。
技术介绍
目前，电子器件(半导体器件)被广泛应用于各种电子设备。例如， 在电子器件的制造过程中，或者，在电子设备中安装电子器件时，电子 器件会带上静电。因此，电子器件有时会由于静电放电而被破坏。所以， 在设计电子器件时需要充分确保其对静电放电的耐受能力。近年来，诸如源极驱动器LSI、栅极驱动器LSI等电子器件应用在 大型液晶面板中，这就使得上述电子器件具备的输出端越来越多。 一方 面，电子器件具备的输出端越来越多，另一方面，出于降低成本的考虑 而要求进一步实现电子器件的精细化以缩小电子器件的芯片尺寸。因 此，电子器件中的保护元件、电源线和GND线由于因上述精细化要求 而变小、变细、变薄，从而导致电子器件的静电放电耐受能力降低。另外，在车载显示装置等装置中，对半导体元件的要求标准更加严 格。因此，静电破坏试验中的静电放电耐受能力评价装置和静电放电耐 受能力评价方法就越来越重要。静电破坏试验是为测定电子器件的静电放电耐受能力而对电子器 件中的静电放电进行模拟的试验。在静电破坏试验中，通过生成用以再 现破坏状况的模型来测定电子器件的静电放电耐受能力。静电破坏试验中的静电源模型根据导致静电破坏的因素大致分为 三种，即，HBM ( human-body model:人体模型)、CDM ( charged-device model:带电器件模型)、以及MM ( machine model:机器模型)。在HBM和MM模式中，电子器件自身并不带电，当带静电的其他 物体(人或机器)接触电子器件的端子时引起静电放电，从而破坏电子 器件。在CDM模式中，电子器件自身通过摩擦、感应或与带电物体直接 接触而带电，当其接触外部导体时引起静电放电，从而破坏电子器件。如上所述，在设计电子器件时，利用对上述破坏模式进行再现的评 价装置来测定电子器件的静电放电耐受能力。由此确认在电子器件的制的电子器^损坏。 、、'、例如，专利文献1揭示了一种通过再现上述破坏模式来对半导体器 件的静电放电耐受能力进行评价的方法。以下，参照图11和图12对现 有技术的半导体器件的评价方法以及专利文献1所记载的现有半导体器 件的评价方法进行说明。图ll是表示现有技术中使用HBM或MM进行评价的结构图。 在半导体器件201中，从外部电极202a至202d中选择基准端子(外 部电极202a)和测定端子(外部电极202d)。然后，将开关203切换 至电源205侧使其接通，通过电源205所提供的高电压对电容204进行 充电。其后，把开关203从电源侧切换至半导体器件201侧，使电容204 向半导体器件204的基准端子与测定端子之间放电。如此，再现半导体 器件201的损坏，评价其静电放电耐受能力。图12是表示专利文献1揭示的使用CDM进行评价的结构图。 半导体器件301具备外部电极302以及接触电极304,接触电极304 通过绝缘外围部303与外部电极302绝缘。接通开关305,通过电源306 向接触电极304、即半导体器件进行充电。其后，接触电极304和外部 电极302之间发生静电放电。如此，再现半导体器件301的损坏，评价 其静电放电耐受能力。如以上所述，通过进行静电破坏试验或对电子器件设置保护电路等 对策来防止静电放电对电子器件的损坏。专利文献l:日本国专利申请公开"特开昭57-80577"号公告，公开 日982年5月20日。
技术实现思路
然而，近年来，虽然电子器件本身采取了充分的保护措施，但是， 在制造工序中，在电子设备中安装电子器件时仍会发生电子器件的损坏 现象。特别是，例如，在液晶电视等大型显示装置的制造工序中，液晶 显示器、等离子显示器等的显示面板驱动用器件的损坏现象时有发生。例如，在液晶显示器的显示面板(以下为液晶面板)中多条源极线和多条栅极线呈网格状设置。并且，设置有用于向多条源极线和多条栅 极线供电的驱动用LSI。在上述液晶面板的制造工序中，在剥离用以保护液晶面板表面所张 贴的层叠膜时，液晶面板的表面会带电。因此，所带的电荷会经过液晶面板的源极线和栅极线施加到驱动用LSI的输出端子。在这种情况下，当驱动用LSI的输入端子在操作过程中或测定过程 中接触到其他物体时，液晶面板所带的电荷就会释放。具体为，液晶面 板所带的电荷从驱动用LSI的输出端子通过驱动用LSI的内部，并经由 驱动用LSI的输入端子流入其他物体。由此，驱动用LSI发生静电放电 损坏现象。即，上述液晶面板那样的显示面板释放的电荷将会^皮施加到显示面 板的驱动用IC的所有输出端子上。因此，特别是在大型的显示面板中， 由于电容大，所带电荷也较大，所以施加在上述驱动用IC的所有输出 端子上的放电量将是非常大的能量。例如，在37英寸液晶显示器的制造工序中，在剥离显示面板的层 叠膜时所发生的电荷量为数百nC至数千nC,该电荷量远远大于HBM 或MM所发生的电荷量。HBM所发生的电荷量为凄t百nC， MM所发生 的电荷量为数十nC。由上可知，在大型显示器的制造工序中，施加到显示面板的驱动用 LSI的能量远远大于过去HMB或MM所々i定的能量。因此，显而易见，大型显示器的显示面板的故障状况是与使用现有 技术的HBM、 MM、 CDM等评^介一莫型并通过向特定端子施加电荷的方 法所再现的静电破坏不同的故障模式。因此，现有的静电放电耐受能力评价方法的问题在于在驱动用LSI 的输出端子被施加上述高能量的情况下，就难以进行评价。本专利技术是鉴于上述问题而进行开发的，其目的在于提供一种能够通 过更好地再现半导体器件的故障状况对半导体器件的静电放电耐受能 力进行评价的静电放电耐受能力评价装置和静电放电耐受能力评价方 法。为解决上述课题，本专利技术的静电放电耐受能力评价装置是一种对具 有多个输入端子和多个输出端子的测定对象器件的静电放电耐受能力 进行评价的装置，其特征在于，包括施加装置，用于施加脉沖电荷，具备第1连接部和第2连接部，其中，上述第1连接部可与上述输入端 子或输出端子连接并对上述测定对象器件提供电荷，上述第2连接部可连接与上述第1连接部所连接的端子不同的端子并且上述第2连接部所 连接的端子可接地；以及公共连接部，可与上述测定对象器件的多个输 出端子连接，并使得该多个输出端子彼此电连接，其中，上迷测定对象 器件的输出端子通过上述公共连接部与第1连接部或第2连接部连接。根据上述结构，测定对象器件的输出端子通过公共连接部与第l连 接部或第2连接部连接，另外，第2连接部可连接与上述第1连接部所 连接的端子不同的端子并且第2连接部所连接的端子可接地，所以，从 第1连接部施加给测定对象器件的电荷流过测定对象器件的内部。例如，在测定对象器件的输出端子通过公共连接部与第1连接部连 接的情况下，所有多个输出端子被同时施加电荷，另外，任意一个输入 端子接地。这样，就能够更好地再现下述故障状况，即当电荷同时流 入某 一 个输入端子并到达接地时导致发生静电破坏。并且，可利用对测定对象器件的内部路径所施加的电荷来评价该测 定对象器件的被连接的各端子的静电放电耐受能力，其中，该内部路径 与被连接的端子对应，且本文档来自技高网...
【技术保护点】
一种静电放电耐受能力评价装置，对具有多个输入端子和多个输出端子的测定对象器件的静电放电耐受能力进行评价，其特征在于， 包括： 施加装置，用于施加脉冲电荷，具备第１连接部和第２连接部，其中，上述第１连接部可与上述输入端子或输出端子 连接并对上述测定对象器件提供电荷，上述第２连接部可连接与上述第１连接部所连接的端子不同的端子并且上述第２连接部所连接的端子可接地；以及 公共连接部，可与上述测定对象器件的多个输出端子连接，并使得该多个输出端子彼此电连接， 其中， 上述测定对象器件的输出端子通过上述公共连接部与第１连接部或第２连接部连接。
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：下村奈良和，三本敏雄，上山浩一，
申请(专利权)人：夏普株式会社，
类型：发明
国别省市：JP[日本]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。