【技术实现步骤摘要】
【国外来华专利技术】
本专利技术针对错误校正码在存储器系统内的使用，且更特定来说，本专利技术的一个或 一个以上实施例涉及减少逻辑延迟，所述逻辑延迟与计算及比较在耦合于存储器系统中各 组件之间的命令、地址及数据信号中的错误校正码相关联。
技术介绍
在存储器装置(例如，动态随机存取存储器(DRAM))中，在数据信道频率增加 时，维持信号完整性变得更加重要。因此，已提出将错误校正码(ECC)，例如循环冗余校验 (CRC)，用于在高频率存储器装置中检测在存储器控制器与存储器装置之间所传输的信号 中的错误。在存储器装置中，ECC可连同命令、地址及数据信号一起在存储器控制器与所述存 储器装置之间传输。信号可串行化成包并沿信道传送。在写入命令中，一旦存储器装置接 收到包，即计算ECC值并将其与在所述包中传输的已知ECC值比较。如果所述值相同，那么 确认命令、地址及写入数据信号并提供对存储器装置中的存储器阵列的存取。相反，如果所 计算的ECC值不同于已知ECC值，那么抑制包中的命令信号且不向存储器阵列发送写入数 据。图1显示根据现有技术的逻辑路径100的框图，所述逻辑路径用于在高频存储器 装置中计算...
【技术保护点】
一种在存储器系统中评估信号的方法，其包括：接收多个信号；接收对应于所传输的错误校正码的信号；从所述所接收的信号中的至少一些信号计算所产生的错误校正码的一部分；从所述错误校正码的所述所计算的部分完成所述所产生的错误校正码的所述计算；将所述所计算的错误校正码与所述所传输的错误校正码比较；及如果所述所计算的错误校正码匹配所述所传输的错误校正码，那么在完成所述比较时与任一时钟信号异步地输出所述所接收的信号中的至少一些信号。
【技术特征摘要】
【国外来华专利技术】...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。