数字错误校正制造技术

一种错误校正电路，包括：组件、错误检测器、校正发生器以及输出发生器，其中，所述组件布置成根据第一输入和第二输入产生第一输出；所述错误检测器布置成基于所述第一输出、所述第一输入和所述第二输入产生错误标记，所述错误标记指示在所述第一输出中是否已经检测到错误；所述校正发生器适合于基于所述第一输出、所述第一输入和所述第二输入，在起始于时序事件的第一时间周期之后产生校正输出；所述输出发生器布置成在起始于时序事件的第二时间周期之后产生错误校正电路的输出。如果所述错误标记指示在所述第一输出中已经检测到错误，则所述第二时间周期可能比所述第一时间周期长，否则所述第二时间周期可能不比所述第一时间周期长。如果所述错误标记指示在所述第一输出中已经检测到错误，则所述错误校正电路的输出可以包括所述第一输出和所述校正输出的组合，从而在所述第一输出中检测到的错误得以校正，否则所述错误校正电路的输出可能直接对应于所述第一输出。

【技术实现步骤摘要】
【国外来华专利技术】数字错误校正
本专利技术涉及错误校正。其应用在容错电路的设计中，例如在用于执行算术运算的电路中，但也在其他类型的电路中。本专利技术的一些方面也应用在通信和存储器设计中的其他领域，比如错误校正。
技术介绍
现代数字电路变得越来越大且复杂，并因此越来越易受出于各种各样的原因的错误的影响。例如，电路减小的规模，以及用于表示数据的降低的电压，常常增加了错误的可能性。可能会出现错误，例如，由于在使用的电路导致在电路中的位翻转的环境中的高能粒子，或者简单地由于制造错误。而且，刻意尝试的在电路中引入错误的利用高能粒子对电路的轰击越来越成为错误的来源，特别是在密码系统中。因此，在数字电路中的错误的检测和/或校正变得越来越重要。作为一个实例，比如在伽罗瓦域(Galoisfields)GF(2k)上的算术的有限域算术用于包括密码系统的诸多应用中。在密码系统中，例如，容错电路是合适的，尤其是因为可以在电路执行密码运算的同时通过在电路中引起故障来学习秘密信息。为了实现用于密码系统的容错电路，已经提出了具有并行错误检测以及校正能力的有限域乘法电路。然而，这些往往或者非常大，或者仅校正单个错误。
技术实现思路
根据一个方面，本专利技术提供了一种错误校正或容错电路，包括：组件、校正发生器以及组合器，其中，所述组件布置成根据第一输入和第二输入产生第一输出；所述校正发生器布置成基于第一输出、第一输入和第二输入产生适合于与所述第一输出进行组合的校正输出，以便校正其中的错误；所述组合器布置成将所述校正输出和所述第一输出进行组合，从而产生第二输出，其中已经校正在所述第一输出中的错误。所述校正发生器优选地布置成使用BCH解码产生所述校正输出。BCH编码和解码的使用为校正在布置成产生输出的电路组件中的多个错误的极其有效的方式。可选择地，电路能够接收一个或更多个输入(例如，第一和第二输入)，并且然后根据其产生与通过所述组件产生的第一结果并行的校正输出，从而通过所述组件引入所述第一结果的错误能够得以校正，尽管在接收时，一个或更多个输入并不具有与其相关联的错误校正数据。在一些情况中，电路“联机(onthefly)”产生校正数据，并且在一些实例中，电路能够在相同的时钟周期中校正第一结果，在所述相同的时钟周期中通过所述组件接收一个或更多个输入。可选择地，电路进一步包括校验位发生器，所述校验位发生器布置成基于所述第一输入和所述第二输入产生至少一个校验位，并且所述校正发生器布置成基于所述第一结果和所述至少一个校验位产生所述校正输出。可选择地，所述校验位发生器布置成根据所述第一输入和所述第二输入直接产生所述至少一个校验位，而不单独产生所述第一结果。这能够帮助简化所述校验位发生器的设计。可选择地，所述错误检测器布置成基于所述第一结果和所述至少一个校验位产生所述错误标记，所述错误标记指示所述错误检测器是否已经检测到所述错误检测器布置成检测的多个不同错误中的任意一个，所述多个不同错误包括在所述第一输出中的错误和在所述至少一个校验位中的错误。可选择地，所述校正发生器适合于基于所述第一输出和所述至少一个校验位产生校正输出，所述校正输出适合于校正多个不同错误中的任意一个，所述多个不同错误包括在所述第一输出中的错误和在所述至少一个校验位中的错误。可选择地，所述校正发生器布置成通过产生错误位置多项式并接着搜索所述错误位置多项式的根来产生所述校正输出，其中所述校正发生器仅搜索对应于所述第一结果的根。这能够显著地帮助所述校正发生器大小的最小化。可选择地，布置成产生所述第一输出的所述组件布置为通过对第一和第二输入执行算术运算而产生所述第一输出。可选择地，所述算术运算为有限域算术运算，比如在伽罗瓦域GF(2k)上的乘法。在另一个方面，本专利技术提供了一种错误校正电路，所述错误校正电路布置成接收时钟信号，包括：组件、错误检测器、校正发生器以及输出发生器，其中，所述组件布置成根据第一输入和第二输入产生第一输出；所述错误检测器布置成基于所述第一输出、所述第一输入和所述第二输入产生错误标记，所述错误标记指示在所述第一输出中是否已经检测到错误；所述校正发生器适合于基于所述第一输出、所述第一输入和所述第二输入，在起始于在时钟信号中的时序事件的第一时间周期之后产生校正输出；所述输出发生器布置成在始于在时钟信号中的时序事件的第二时间周期之后产生错误校正电路的输出。如果所述错误标记指示在所述第一输出中已经检测到错误，则所述第二时间周期可能比所述第一时间周期长。否则，所述第二时间周期可能不比所述第一时间周期长。如果所述错误标记指示在所述第一输出中已经检测到错误，则所述错误校正电路的输出可以包括所述第一输出和所述校正输出的组合，从而在所述第一输出中检测到的错误得以校正。否则，所述错误校正电路的输出可能直接对应于所述第一输出。根据本专利技术的这个方面的电路能够用于通信、存储器和其他应用，以及容错电路设计。它们能够用于提高例如解密、通信或存储器系统处理数据的速率。可选择地，所述输出发生器包括具有输出的输出寄存器，所述输出寄存器的输出为所述错误校正电路的输出，并且其中所述输出发生器布置成当所述错误标记指示在所述第一输出中已经检测到错误时，在更新其输出时对所述输出寄存器进行延迟，从而使得所述第二时间周期比所述第一时间周期长。可选择地，所述输出发生器包括输出使能组件，所述输出使能组件布置成基于所述时钟信号和所述错误标记产生门控时钟，并且其中所述输出寄存器在其时钟输入处接收所述门控时钟，从而在所述错误标记指示在所述第一输出中已经检测到错误时，防止所述输出寄存器更新其输出。例如，接收的时钟信号可以具有比所述第二时间周期短的恒定周期；所述门控时钟将具有与所述接收的时钟信号大致相同的周期，直到在所述第一输出中已经检测到错误，在该点处，所述门控时钟的至少一个周期被延伸，以允许额外的时间使所述校正发生器产生合适的校正输出。可选择地，电路进一步包括校验位发生器，其中所述校验位发生器布置成基于所述第一输入和所述第二输入产生至少一个校验位，并且其中所述错误检测器和所述校正发生器布置成基于所述第一输出和所述至少一个校验位分别产生所述错误标记和所述校正输出。可选择地，所述错误检测器布置成基于所述第一结果和所述至少一个校验位产生所述错误标记，所述错误标记指示所述错误检测器是否已经检测到所述错误检测器布置成检测的多个不同错误中的任意一个，所述多个不同错误包括在所述第一输出中的错误和在所述至少一个校验位中的错误。相对于现有技术，有利的是，可以检测在所述校验位发生器中的错误。可选择地，所述校正发生器适合于基于所述第一输出和所述至少一个校验位产生校正输出，所述校正输出适合于校正多个不同错误中的任意一个，所述多个不同错误包括在所述第一输出中的错误和在所述至少一个校验位中的错误。相对于现有技术，有利的是，可以校正在所述校验位发生器中的错误。可选择地，所述校验位发生器布置成根据所述第一输入和所述第二输入直接产生所述至少一个校验位，而不单独产生所述第一输出。可选择地，所述校正发生器布置成通过产生错误位置多项式并接着搜索所述错误位置多项式的根来产生所述校正输出，其中所述校正发生器仅搜索对应于所述第一输出的根。可选择地，布置成产生所述第一输出的所述组件布置为通过对第一本文档来自技高网...

【技术保护点】
一种错误校正电路，布置成接收时钟信号，包括：组件，所述组件布置成根据第一输入和第二输入产生第一输出；错误检测器，所述错误检测器布置成基于所述第一输出、所述第一输入和所述第二输入产生错误标记，所述错误标记指示在所述第一输出中是否已经检测到错误；校正发生器，所述校正发生器适合于基于所述第一输出、所述第一输入和所述第二输入，在起始于在时钟信号中的时序事件的第一时间周期之后产生校正输出；以及输出发生器，所述输出发生器布置成在起始于在时钟信号中的时序事件的第二时间周期之后产生错误校正电路的输出，其中，如果所述错误标记指示在所述第一输出中已经检测到错误，则所述第二时间周期比所述第一时间周期长，或者如果所述错误标记指示在所述第一输出中没有检测到错误，则所述第二时间周期不比所述第一时间周期长，并且其中，如果所述错误标记指示在所述第一输出中已经检测到错误，则所述错误校正电路的输出包括所述第一输出和所述校正输出的组合，从而在所述第一输出中检测到的错误得以校正，或者如果所述错误标记指示在所述第一输出中已经检测到错误，则所述错误校正电路的输出直接对应于所述第一输出。

【技术特征摘要】
【国外来华专利技术】2011.08.26 GB 1114831.9;2012.03.09 US 61/608,6941.一种错误校正电路，布置成接收时钟信号，包括：组件，所述组件布置成根据第一输入和第二输入产生第一输出；错误检测器，所述错误检测器布置成基于所述第一输出、所述第一输入和所述第二输入产生错误标记，所述错误标记指示在所述第一输出中是否已经检测到错误；校正发生器，所述校正发生器适合于基于所述第一输出、所述第一输入和所述第二输入，在起始于在时钟信号中的时序事件的第一时间周期之后产生校正输出；以及输出发生器，所述输出发生器布置成在起始于在时钟信号中的时序事件的第二时间周期之后产生错误校正电路的输出，其中，如果所述错误标记指示在所述第一输出中已经检测到错误，则所述第二时间周期比所述第一时间周期长，或者如果所述错误标记指示在所述第一输出中没有检测到错误，则所述第二时间周期不比所述第一时间周期长，并且其中，如果所述错误标记指示在所述第一输出中已经检测到错误，则所述错误校正电路的输出包括所述第一输出和所述校正输出的组合，从而在所述第一输出中检测到的错误得以校正，或者如果所述错误标记指示在所述第一输出中未检测到错误，则所述错误校正电路的输出直接对应于所述第一输出。2.根据权利要求1所述的电路，其中所述输出发生器包括具有输出的输出寄存器，所述输出寄存器的输出为所述错误校正电路的输出，并且其中所述输出发生器布置成当所述错误标记指示在所述第一输出中已经检测到错误时，在更新其输出时对所述输出寄存器进行延迟，从而使得所述第二时间周期比所述第一时间周期长。3.根据权利要求2所述的电路，其中所述输出发生器包括输出使能组件，所述输出使能组件布置成基于所述时钟信号和所述错误标记产生门控时钟，并...

【专利技术属性】
技术研发人员：M·波拉卡帕拉姆贝尔，A·贾比尔，J·马修，D·K·普拉丹，
申请(专利权)人：牛津布鲁克斯大学，
类型：发明
国别省市：英国;GB