数据储存装置以及易失性存储器的数据校验方法制造方法及图纸

本发明专利技术揭示一种数据储存装置以及易失性存储器的数据校验方法。所揭示的数据储存装置包括：非易失性存储器、易失性存储器、以及控制器。控制器根据一主机的要求操作非易失性存储器，且以易失性存储器暂存操作非易失性存储器时所需的暂态数据。控制器包括对上述暂态数据产生错误校验内容，并且将所产生的错误校验内容与对应的暂态数据呈至少一突发格式暂存至该易失性存储器。如此一来，易失性存储器无须针对错误校验数据增加任何管脚，即可具有数据校验功能。

【技术实现步骤摘要】
数据储存装置以及易失性存储器的数据校验方法
本专利技术涉及一种易失性存储器的数据校验，特别是涉及数据储存装置的易失性存储器的数据校验。
技术介绍
数据校验用于数字数据的检查甚至校正。例如，ECC(ErrorCheckingandCorrecting，译为「错误检查与校正」)以及Parity(译为「奇偶校验」)即为常见的两种数据校验技术。数据校验一般是对数字数据进行运算产生对应的错误校验内容，用作数字数据的检查甚至校正。例如产生错误校验码(ErrorCheckingCode)以及错误校验内容(Parity)即为常见的两种数据校验技术的错误校验内容。为了传输数据校验所需的错误校验内容，一种传统存储器技术是针对错误校验内容多设计至少一管脚，会导致硬件成本较高。如何以低成本制作具有数据校验功能的存储器为本
一项待解决问题。另外，以数据储存装置为例，其中作为使用者数据的储存媒体的非易失性存储器的操作相当复杂。一般而言，数据储存装置中还设置有易失性存储器作数据暂存。如何以低成本使得数据储存装置的易失性存储器也有数据校验功能，为本
一项待解决问题。
技术实现思路
本专利技术揭示一种易失性存储器的数据校验技术，还揭示一种使用该技术的数据储存装置。根据本专利技术所揭示技术的一种实施方式所实现的一种数据储存装置，包括：非易失性存储器、易失性存储器、以及控制器。控制器是根据一主机的要求操作非易失性存储器，且是以易失性存储器暂存操作非易失性存储器时所需的暂态数据。控制器包括对上述暂态数据产生错误校验内容，并且将所产生的错误校验内容与对应的暂态数据呈至少一突发格式暂存至该易失性存储器。如此一来，易失性存储器无须针对错误校验数据增加任何管脚，即可具有数据校验功能。另一种实施方式涉及一数据储存装置的易失性存储器的数据校验方法，其中该数据储存装置包括一非易失性存储器以及一易失性存储器，且该方法包括：对与该非易失性存储器相关的暂态数据产生错误校验内容；以及，将上述暂态数据以及对应的错误校验内容呈至少一突发格式暂存至该易失性存储器中。本专利技术所揭示技术并不意图限定于数据储存装置的应用。另一种实施方式涉及一种易失性存储器数据校验方法，包括：对数据尺寸大于一第一数据量的第一型数据，产生错误校验内容；将所述第一型数据呈多个突发格式写入该易失性存储器；以及，将所产生的所述错误校验内容呈另一个突发格式写入至该易失性存储器。本专利技术的前述数据储存装置及其易失性存储器的数据校验方法，可以在不增加易失性存储器的管脚数量的前提下，实现易失性存储器所暂存的操作非易失性存储器时所需的暂态数据的数据校验。此外，不同尺寸的暂态数据以及其错误校验内容都可以妥善由易失性存储器暂存。下文特举实施例，并结合附图详细说明本
技术实现思路
。附图说明图1示出了根据本专利技术所揭示技术的一种实施方式所实现的一数据储存装置100；图2以流程图说明控制器106对动态随机存取存储器104所作的写入操作；图3A更详细说明使用者数据(userdata)专属格式User_Data的一种实施方式；图3B更详细说明控制器运算数据(controllerdata)专属格式MCU_Data的一种实施方式；图3C更详细说明映射表数据(如，非易失性存储器的映射表数据/temporarydataforthemappingtableofthenon-volatilememory)专属格式Table_Data的一种实施方式；图4以流程图说明控制器106对动态随机存取存储器104所作的读取操作；图5A更详细说明使用者数据专属格式User_Data的错误校验；图5B更详细说明控制器运算数据专属格式MCU_Data的错误校验；且图5C更详细说明映射表数据专属格式Table_Data的错误校验。附图符号说明100～数据储存装置；102～快闪存储器；104～动态随机存取存储器；106～控制器；108～主机；110～数据总线；BLK1、BLK2～区块；Data_0.5Burst～半个突发格式的控制器运算数据；Data_Bits～(N-1)位的映射表数据；Data_Burst1、Data_Burst2…Data_Burst8～多个突发格式的使用者数据；Data_Checked～校验后的控制器运算数据；MCU_Data～控制器运算数据的数据校验格式；P1…P8～错误校验字；P11、P12、P21、P22～错误校验内容；Parity_0.5Burst～用以容载错误校验内容的半个突发格式；Parity_Bit～错误校验位；Parity_Burst～一个突发格式的错误校验内容；S202…S208～步骤；S402…S410～步骤；Table_Data～映射表数据的数据校验格式；User_Data～使用者数据的数据校验格式。具体实施方式以下叙述列举本专利技术的多种实施例。以下叙述介绍本专利技术的基本概念，且并非意图限制本
技术实现思路
。实际专利技术范围应依照本专利技术的权利要求界定。图1示出了根据本专利技术所揭示技术的一种实施方式所实现的一数据储存装置100，包括：快闪存储器(FLASHmemory)102所实现的一非易失性存储器、动态随机存取存储器(DRAM)104所实现的一易失性存储器、以及一控制器106。该控制器106是根据一主机108的要求操作该快闪存储器102，且是以该动态随机存取存储器104暂存与该快闪存储器102相关的暂态数据。如图1所示，快闪存储器102的空间划分为多个区块(blocks)，如，BLK1、BLK2…。各区块还划分为多页(pages)。快闪存储器102的操作特性是以「区块」为擦除单位。使用过的空间须以「区块」为单位擦除后方能释出再利用。如此的使用限制将使得动态随机存取存储器104的暂态数据储存需求高。动态随机存取存储器104的数据校验(datacheckingandcorrecting)因而更为重要。本专利技术可以在不增加动态随机存取存储器104的管脚数量的前提下，实现动态随机存取存储器104所暂存的暂态数据的数据校验。如图1所示，控制器106对前述暂态数据（与该快闪存储器102相关）产生错误校验内容，并且将所产生的错误校验内容与对应的暂态数据呈至少一突发格式暂存至动态随机存取存储器104。所述错误校验内容可依循ECC技术或是奇偶校验技术…等。在一实施例中，控制器106经由一数据总线110耦接动态随机存取存储器104，所述突发格式的长度(burstlength)是该数据总线的宽度的M倍，其中M大于或等于2。举例而言，动态随机存取存储器104如果采用第三代双倍数据率同步动态随机存取存储器(Double-Data-RateThreeSynchronousDynamicRandomAccessMemory,DDR3SDRAM)，根据DDR3SDRAM的规格标准(JEDEC标准JESD79-3E)，所述突发格式的长度为16个字节(byte)，而动态随机存取存储器104具备16根数据管脚(datapins)，即该数据总线的宽度为16位(bit)，因此可同时并行存取16位（即2个字节）的暂态数据。动态随机存取存储器104的暂态数据一般有以下来源：●使用者数据(userdata)，如，由主机108要求储存至该快闪存储器102的数据，在写入快闪存储器10本文档来自技高网...

【技术保护点】
一种数据储存装置，包括：一非易失性存储器；一易失性存储器；以及一控制器，根据一主机的要求操作该非易失性存储器，且以该易失性存储器暂存与该非易失性存储器相关的暂态数据，其中，该控制器对上述暂态数据产生错误校验内容，并且将所产生的错误校验内容与对应的暂态数据呈至少一突发格式暂存至该易失性存储器。

【技术特征摘要】
1.一种数据储存装置，包括：一非易失性存储器；一易失性存储器；以及一控制器，根据一主机的要求操作该非易失性存储器，将数据呈多个突发格式暂存至该易失性存储器中，针对上述每个呈所述突发格式暂存的数据分别产生一错误校验字，将各错误校验字组成错误校验内容，并且于所述数据呈多个所述突发格式暂存至该易失性存储器中之后，将所述错误校验内容呈另一个所述突发格式暂存至该易失性存储器。2.如权利要求1所述的数据储存装置，其中该控制器经由一数据总线耦接该易失性存储器，所述突发格式的长度是该数据总线的宽度的M倍，其中M大于或等于2。3.如权利要求2所述的数据储存装置，其中所述突发格式的长度为16个字节，该数据总线的宽度为16位。4.如权利要求1所述的数据储存装置，其中该数据是该主机要求写入该非易失性存储器的使用者数据。5.如权利要求1所述的数据储存装置，其中该控制器还将该主机操作该非易失性存储器的控制器运算数据呈半个所述突发格式暂存至该易失性存储器中，对上述控制器运算数据产生一控制器运算数据错误校验内容，将上述控制器运算数据与所述控制器运算数据错误校验内容呈一个所述突发格式暂存至该易失性存储器。6.如权利要求1所述的数据储存装置，其中：该控制器还对(N-1)位的映射表数据产生一错误校验位，并将上述(N-1)位的映射表数据与该错误校验位暂存至该易失性存储器。7.一种数据储存装置的易失性存储器的数据校验方法，其中该数据储存装置包括一非易失性存储器以及一易失性存储器，该方法包括：针对呈多个突发格式的数据中的每一个分别产生一错误校验字，并将各错误校验字组成错误校验内容；将呈多个所述突发格式的数据暂存至该易失性存储器中；...

【专利技术属性】
技术研发人员：冯雷，
申请(专利权)人：威盛电子股份有限公司，
类型：发明
国别省市：